夜雨聆风所有人都在盯GPU算力，但真正的瓶颈藏在你看不见的地方，内存带宽！
GPU峰值算力2年增长3倍，但存储带宽仅增长1.6倍。当内存喂不饱算力，再强的GPU也只能降频运行。
这就是HBM（高带宽存储器）成为AI时代核心的原因。
这个藏在GPU背后的赛道，正在成为半导体产业链里最关键的胜负手。
算力墙的背后是存储墙。HBM，才是AI时代那个被忽视的核心。
1. 存储墙：AI算力的隐形瓶颈
冯·诺依曼架构下，存储器带宽决定了硬件算力效率的上限。
内存带宽年增速仅约15%，远低于GPU算力增速。
当GPU算力越来越强，内存却跟不上，这就是"存储墙"问题。
在AI训练和推理中，大量矩阵计算需要快速内存访问。
当内存无法跟上计算速度，GPU利用率下降，系统性能无法线性提升。
峰值算力2年增长3倍，而存储带宽及互连带宽仅增长1.6、1.4倍
来源：《Al and Memory WalI》
A100存储架构中配备了私有缓存与HBM共享缓存，设计理念与CPU类似
但内存带宽的增速远落后于算力增速，导致算力利用率存在天花板。
2. HBM：解决存储墙的核心方案
HBM采用3D堆叠DRAM和宽总线并行访问设计，每颗HBM拥有1024-bit总线，远超传统GDDR的64-128bit。
从HBM1到HBM3e：单堆栈层数从8层提升至16层，单颗容量从16GB扩展至64GB，单颗HBM带宽从256GB/s提升至1.2TB/s。
同时，HBM功耗比GDDR降低30-50%，同等带宽下耗电更少，有利于控制高性能芯片的功耗和发热。
HBM各代基础数据传输路径
传统GDDR 6X封装体积较大，同等数量下带宽远低于HBM。
研究表明，HBM比GDDR在类似带宽下功耗低30-40%，这是AI芯片选择HBM的关键原因。
3. HBM制造壁垒：TSV是关键工艺
HBM制造涉及TSV（硅通孔）、微凸点、混合键合等核心工艺。TSV工艺约占堆叠封装成本的37%。
高深宽比TSV刻蚀、精密镀铜填充、化学机械抛光，每一个环节都是技术壁垒。HBM的量产难度，丝毫不亚于先进制程。
TSV通道+TSV背面露铜+TSV通道良率损失合计占3D堆叠成本37%
来源：3DinCities
TSV刻蚀需要高深宽比Bosch工艺，填充需要"Bottom-up"无空洞电镀，抛光需要精确控制露铜程度。
99%键合良率与99.5%键合良率对最终成本的影响差异巨大。
在HBM制造中，SK海力士、三星、美光三家合计占全球HBM市场绝大多数份额，中国大陆企业正在这一领域加速追赶。
HBM相关工艺设备以欧美、日本企业主导，国产替代空间巨大。
SK海力士凭借技术先发优势，在HBM3e市场占据领先份额。
三星则在奋力追赶，2025年其HBM3e良率已有明显改善。
美光通过HBM4的差异化路线寻求弯道超车。
HBM的战争，不只是存储芯片的战争，更是整个半导体制造能力的战争。
谁能突破TSV和混合键合，谁就能在HBM赛道站稳脚跟。
存储墙和算力墙，你觉得哪个更制约AI的发展？
感谢阅读，喜欢请点个❤️在看谢谢，明天继续更新...
数据来源：公开研报，仅供行业交流参考，不构成投资建议。