AI 不是在替 RF 工程师画图,而是在学习他们的直觉

IEEE Spectrum 近日写了一篇容易被低估的报道：Princeton 团队展示的 AI 方法，可以在分钟级生成无线电/RF 芯片设计。

如果只把它看成又一个“AI 生成芯片”的新闻，反而会错过重点。

过去两年，AI+EDA 的讨论大多集中在数字设计侧：RTL 生成、testbench 生成、验证脚本、log 分析、EDA flow 编排、约束检查。原因很直接，数字设计天然更接近文本、代码和规则。模型可以读 spec，可以生成 Verilog，可以解释报错，也可以辅助整理 coverage。

但 RF 和模拟设计不太一样。

这里的很多判断不是写在规则手册里的。一个无源结构的几何形状、走线耦合、寄生参数、频率响应、版图尺寸、工艺约束，最后会一起影响结果。经验丰富的 RF 工程师常常不是在“套公式”，而是在一个很高维的空间里做取舍。

所以这次真正值得关注的，不是“AI 又快了”，而是 AI 正在尝试把 RF 工程师的隐性经验变成可搜索、可生成、可验证的设计空间。

这不是数字前端的老故事

根据 IEEE Spectrum 报道和 Princeton 公开介绍，这项工作背后的学术基础来自 Nature Communications 论文。论文方向是用深度学习做多端口 RF 与亚太赫兹无源结构、集成电路的逆向设计。

换句话说，研究者不是让模型写一段 HDL，也不是让它补一段脚本，而是让模型在电磁结构和电路性能之间建立映射。

这件事难在哪里？

数字芯片设计里，很多环节至少可以抽象成语法、状态机、接口协议、时序约束和验证条件。它们当然复杂，但可以被工程流程拆开。

RF/模拟设计的麻烦在于，很多东西一开始就和物理耦合在一起。版图不是最后才画出来的“形状”，它本身就是电路的一部分。线宽、间距、金属层、对称性、寄生电容、电感耦合、衬底效应，都会影响最终性能。

这也是为什么模拟/RF 设计长期被认为更难自动化。它不只是规则问题，更是经验问题。

“分钟级”最先改变的是探索成本

Princeton Engineering 公开介绍称，AI 方法可以在几分钟内生成复杂电磁结构和相关电路设计。但同一类公开材料也强调，研究者仍然需要检查这些设计，不是所有生成结果都能直接采用。

这个边界很关键。

“分钟级生成”不等于“分钟级 tapeout”。更准确的说法是，AI 把早期设计探索的成本打了下来。

过去工程师要在一堆结构候选之间试错，每一次都要靠经验选择方向，再跑仿真，再看结果，再调整参数。这个过程慢，而且非常吃人。

如果 AI 能基于目标频率、带宽、增益、面积、损耗、隔离度等指标快速生成候选结构，工程师的工作方式就会改变：不是从空白版图开始慢慢试，而是先拿到一批可筛选的候选，再用仿真、规则检查和工程判断去淘汰。

这对 RF 设计的意义很现实。它不一定立刻替代专家，但会压缩专家花在低效搜索上的时间。

更大的变化是“经验资产化”

很多芯片公司真正值钱的东西，不只在 IP 里，也在工程师脑子里。

比如某类滤波器结构为什么这么摆，某个频段为什么避开某种走线方式，某个 PDK 下哪些结构仿真结果容易乐观，哪些版图修改看起来很小但会把指标拉坏。这些经验很少以干净数据集的形式存在。

AI 进入 RF/模拟设计后，最值得看的不是一个单点模型，而是这些经验能不能被组织起来。

这会逼着企业重新看待自己的研发资产：spec、simulation 结果、版图版本、失败案例、review 记录、PDK 约束、sign-off 结论，都可能成为下一代 AI 设计系统的燃料。

真正可落地的 AI+EDA，也不会停留在一个聊天入口。它需要把专业模型、企业知识库、设计流程和权限边界放进同一条研发链路里，进入 spec、log、仿真结果、review 记录和 EDA flow，而不是只在外围做问答。

这也是中科麒芯做半导体行业 Agentic AI 解决方案时更关注的落点：用智语芯、IC 智能知识库和 Flow Builder，把企业知识、设计流程和权限治理串起来，让 AI 真正进入研发现场。对高保密研发环境来说，本地化、权限审计和过程留痕，往往会比模型单点能力更早成为落地门槛。

谁会先受冲击

短期看，最先被改变的不是顶级 RF 架构师，而是早期探索和初级设计工作。

很多团队最痛的环节，是候选结构太多、仿真太慢、经验传递太难。新人不知道为什么某个结构不能用，资深工程师又很难把多年直觉完全写成规则。

AI 如果能生成候选、解释参数敏感性、提示可能的物理风险，就会先吃掉一部分“反复试”的时间。

但这也意味着工程师的价值会往后移动。未来更稀缺的能力，可能不是手动试出第一个可用结构，而是判断 AI 给出的候选为什么可行、哪里可能翻车、哪些指标是仿真看不出来但量产会暴露的问题。

这和数字设计里的变化很像。AI 可以写 RTL，但真正决定项目成败的，仍然是 spec 理解、边界条件、验证闭环和 sign-off 责任。

RF 设计也是一样。AI 可以给候选结构，但工程师仍然要负责物理可制造性、模型适用边界、版图寄生、工艺偏差和最终验证。

对 EDA 行业意味着什么

这类研究也在提醒 EDA 公司：AI EDA 的竞争不能只盯数字代码。

如果 AI 能进入 RF、电磁、封装和多物理场，那么下一代工具链的价值会从“更好地调用工具”走向“更好地组织物理知识”。

传统 EDA 的优势在于求解器、仿真器、规则体系和工程信任。AI 的优势在于高维搜索、候选生成和经验迁移。两者不会简单替代，反而会更深地绑在一起。

真正的问题是，AI 生成的候选如何进入可信流程：

• 是否能被现有仿真器复核？

• 是否能追溯生成依据？

• 是否能适配不同 PDK 和工艺节点？

• 是否能解释哪些指标可靠、哪些指标只是模型外推？

• 是否能在企业数据边界内训练和部署？

这些问题没有解决之前，“分钟级生成”更像是设计入口的变化，而不是交付终点的变化。

写在最后

这次报道最刺痛人的地方，是它把 AI 自动化推进到了一个过去很难标准化的区域。

数字设计工程师已经讨论过一轮：AI 会不会写 RTL、会不会生成 testbench、会不会替人看 log。现在类似问题开始落到 RF 和模拟设计上：AI 能不能学会工程师的版图直觉、仿真经验和物理取舍？

我们更倾向于把它看成一个信号：AI EDA 的边界正在从“写代码”向“学习设计经验”移动。

这不会让 RF 工程师明天失业。相反，它会把问题变得更具体：哪些经验能被数据化，哪些判断必须由人负责，哪些流程可以被自动化，哪些 sign-off 边界永远不能交给模型。

如果说过去 AI+EDA 的关键词是“生成”，下一阶段的关键词可能会变成“验证过的生成”。

因为芯片设计里，生成只是开始。能不能被相信，才是终点。

💬 加入 IC Agent 技术交流群

群里聚集了芯片设计工程师、IT/CAD 负责人和 AI+EDA 从业者，聊技术、聊工具、聊行业趋势。

👉 关注回复「加群」，拉你进群一起聊

👉 关注回复「合作」，如果你在做 AI+ 芯片/EDA 相关，欢迎来聊

后续会持续更新这个系列，关注不迷路。