AI4EDA 资源手册:从 S1-S5,全球公司产品,一篇全搞定

调研时间：2026年7月调研范围：全球范围内从事 AI+IC / AI4EDA 且具有公开信息的公司、产品与学术研究信息来源：企业官网/官方公告、IEEE/DAC/ICCAD/ISSCC/IEDM/TCAD 等顶会顶刊论文、Nature/Science、semiconductorengineering.com、政府/监管机构发布、可信第三方媒体报道

把全球 AI+EDA 赛道从 S1 到 S5 捋了一遍——公司、产品、论文、融资，能找到的公开信息基本都在这了。

为什么要做这件事？因为这个领域现在信息特别碎。Synopsys 说自己的 DSO.ai 已经 100 多次 tape-out 了，Cadence 说 Cerebrus 拿了台积电 N2 认证，Google 的 AlphaChip 发了 Nature，国内合见工软搞了个 UDA 2.0 说自己是 Level 4——但这些信息散落在新闻稿、论文、官网、融资公告里，想一次性看清楚全景非常难。

所以我把它们整理到了一起，按 S1（辅助）到 S5（自主）五个阶段来分类。每个阶段是什么意思、有哪些公司在做、做到什么程度了、信息来源靠不靠谱——这篇手册里都有。

先说清楚一个前提：所有数据都来自公开来源。公司自己说的、论文里写的、融资报道里提的，我都标了信息来源类型和可信度。可以自己判断哪些数据能听听就过，哪些可以直接用。

一、先搞清楚 S1-S5 到底是什么

在看具体公司之前，得先把这五个阶段搞明白。这套 S1-S5 的分类框架来自学术界的综述论文（TUM 等），核心逻辑是按"AI 能干什么"来分级——从最基础的帮你查资料，到最终的全流程自主设计。

K. Xu, B. Li, U. Schlichtmann, "LLM for EDA in Front-End Design: Challenges and Opportunities," in Proc. 63rd ACM/IEEE Design Automation Conference (DAC), Long Beach, CA, USA, 2026. arXiv: 2607.09616. DOI: 10.1145/3770743.3812057.

S1 — Assisting（辅助）

说白了就是"你问它答"。AI 扮演一个知识助手的角色——帮你查查资料、读读规约文档、解释一下仿真报告、补几行脚本代码。它不会主动干活，你让它干啥它就干啥。现在市面上大部分 EDA 厂商的"Copilot"类产品，基本都停在这个阶段。

S2 — Generating（生成）

从"答"变成"做"。AI 不再只是回答问题了，而是直接给你产出设计成果——写 HDL 代码、生成测试平台、输出布局方案、算优化参数。这一档是目前商业化最成功的，DSO.ai、Cerebrus 这些明星产品都在这儿。

S3 — Verifying（验证）

AI 学会"自检"了。它能检查覆盖率、追踪故障、调试 HDL、做形式验证——简单说就是能检查生成的东西对不对。这一档是 2024-2026 年的热点突破方向，各家都在抢。

S4 — Coordinating（协调）

从"单点干活"升级为"流程管理"。AI 能编排多个工具、管理工程流程、跨任务协作。2025-2026 年 EDA 三巨头（Synopsys、Cadence、Siemens）集中火力猛攻的领域，Agentic AI 是关键词。

S5 — Autonomy（自主）

终极目标——给定一个设计目标，AI 自己跑完全流程，从规格定义到 GDSII 交付，中间不需要人干预。但说实话，截至 2026 年 7 月，没有任何产品真正做到了这一点。各家公司在 DAC 2026 上展示的所谓"自主工作流"，都只是在某个特定环节上的演示，离真正的全流程自主还差得远。

怎么判断信息靠不靠谱

这份手册里每条信息我都标了证据类型和可信度，方便自己判断。这里把标准说清楚：

可信度从高到低分四档——

高可信度：有 Nature、Science、IEEE、DAC、ICCAD 这些顶刊顶会的论文背书，或者有官方产品页的技术细节，或者已经商业化了还有具名客户案例。这种基本可以直接用。

中高可信度：大厂官方新闻稿或博客、有 Synopsys/Cadence/Siemens/NVIDIA 这些巨头的战略投资或产业合作背书。可信，但毕竟是官方口径，多少带点宣传色彩。

中可信度：公司自己的新闻稿、融资报道、第三方媒体转述——比如企业官网、36氪、BusinessWire 这些。信息本身不一定假，但没有独立第三方验证过。

低可信度：只有间接证据或推测。比如从招聘网站上看到某公司在招某个方向的人，推测它在做这个方向——这种就只能当个参考。

证据类型主要分两种：【确凿证据】——有顶会/顶刊论文（arXiv 预印本也算）、官方技术白皮书、公开 benchmark 数据、或者具名客户案例（客户名字公开、使用场景明确）；【公司自述】——只来自企业自己的宣传材料，没有第三方独立验证。

好，标准说完了，下面正式进入各个阶段。

二、S1 — 辅助（Assisting）：你问它答，最成熟的阶段

S1 是整个 AI4EDA 版图的"地基"。产品形态以问答、知识查询、代码补全、结果解释为主，AI 被动响应工程师的指令。这一档目前已经非常成熟，几乎所有主流 EDA 厂商都推出了自己的 S1 级产品，名字通常叫"Copilot"或者"AI 助手"。

国际公司

先说 Synopsys。它的 Synopsys.ai Copilot 是 S1 阶段的代表产品之一，能做知识问答和规约解读，还能生成正式验证工作台。微软的硅团队在用它生成 SVA 断言、辅助逻辑分析和 TCL 脚本。Synopsys 官方说法是"超过 80% 的语法准确率和 70% 的功能准确率"——不过注意，这个数字是公司自己说的，不是第三方独立测出来的，可信度算中高（公司自述）。

NVIDIA 这边，值得关注的是 ChipNeMo。这是 NVIDIA 内部训练的面向芯片设计的领域自适应 LLM，不是市面上随便就能用到的产品。根据 arXiv 论文（2311.00176），ChipNeMo 主要用于工程助手对话、EDA 脚本生成、Bug 总结等场景。论文由 NVIDIA 研究团队发表，有【确凿证据】，可信度高——毕竟有论文撑腰。

Siemens EDA 的 Calibre Vision AI 比较聚焦，专门做 DRC violation 的 AI 分类、聚类与优先级排序，号称能把 debug 时间缩短约 50%。公司自述，可信度中高。

Ansys 的 Engineering Copilot 侧重仿真辅助、提示和知识问答。这块信息不算多，公司自述，可信度中。

Intel 有一个叫 Augmented Intelligence 的内部工具，是 Intel CCG 团队用来在硅设计中考虑数千个变量的。据说能把传感器位置优化周期从数周缩短到分钟级——如果数据属实的话，这个效率提升相当夸张。公司自述，可信度中。

国内公司

国内在 S1 阶段也有好几家布局了。

华大九天 推出了 Aether Coder，支持自然语言查询 API，还有一个智能客服叫"天问"。背后的技术是基于 LLM 的 PyAether 智能体。这个在 2025 年年报里列为新产品，公司自述（有LLM代码生成相关专利 CN121029176A、CN122491209A 支撑 ），可信度中高——毕竟年报是公开披露文件，比一般新闻稿要靠谱一些。

芯华章 的 X-IDS 主打自动修复不可综合的 C 语法。公司给出了具体数据：在超过 100 个 Benchmark 测试中，约 96% 的案例在自动语法修复后可以综合且功能正确。这个数字看起来相当漂亮，但目前只有公司自述（有自然语言任务处理专利CN119692263A支撑），可信度中。

芯和半导体 搞了个 XAI 多智能体平台，支持自然语言交互和知识库查询。公司自述，可信度中。

国微芯 官网上提到 EsseFormal 平台通过 AI 技术与形式验证结合，不过具体细节不多。公司自述，可信度中。

九同方 的 eWave 是基于矩量法的三维平面电磁仿真工具，支持仿真结果分析。公司自述，可信度中。

学术研究机构

S1 阶段没有独立的学术研究成果——NVIDIA ChipNeMo 这种企业研究成果已经在上面"国际公司"里列了。

初创公司

S1 阶段有两家拿了融资的初创。

Chipmind（瑞士），做半导体工作流 AI Agent 的 Chipmind Agents，Pre-seed 轮融了 $2.5M，号称能节省 40% 的重复性低阶任务时间。公司自述，可信度中。

Astrus（加拿大），做 Physics-aware Foundation Model，融了 $8M，聚焦模拟/混合信号设计的 AI 加速。公司自述，可信度中。

三、S2 — 生成（Generating）：从"问答"到"出活"，商业化最成功的阶段

如果说 S1 是"地基"，那 S2 就是目前 AI4EDA 赛道上"盖得最高的楼"。

这一档的核心变化是：AI 不再只是回答问题了，而是直接给你产出设计成果——写 HDL、生成测试平台、输出布局方案、算优化参数。这是目前商业化最成熟的阶段，已经有多个产品拿到了真实的 tape-out 案例和工艺认证。

国际公司

Synopsys 在 S2 阶段有两个重磅产品。

第一个还是 Synopsys.ai Copilot，但它不只是 S1 的问答工具——它还能生成 SVA、TCL 脚本、正式验证工作台。微软硅团队在用它，Synopsys 官方博客称"over 80% syntax accuracy and 70% functional accuracy"。不过这个数据来源于 Synopsys 官方博客中的行业专家口径，不是独立第三方验证，所以归为公司自述，可信度中高。

第二个是 DSO.ai——这个必须多说两句，因为它是 AI4EDA 赛道上商业化走得最远的产品之一。DSO.ai 用强化学习做设计空间搜索，2023 年 Synopsys 新闻稿就说已经达到了 100 次商业 tape-out。有具名客户案例：STMicroelectronics 说用了之后生产力提升 3 倍，SK hynix 说 cell area 缩减了 15%。这个有【确凿证据】，可信度高——100+ 次 tape-out 加上具名客户，在 AI4EDA 领域算是非常扎实的数据了。

需要说明的是，Synopsys 声称的"PPA 提升 >10%"来自 Samsung 相关新闻稿，但没有明确归因于 DSO.ai 单独完成；"周转速度最高 10 倍"也没找到直接来源支撑。这些数字要打点折扣。

Cadence 的 Cerebrus Intelligent Chip Explorer / Cerebrus AI Studio 是 DSO.ai 的直接竞品。已经商业化了，拿到了台积电 N2 流程认证（Cadence/TSMC 联合公告确认，【确凿证据】）。有具名客户案例：MediaTek 称 floorplan 缩小 5%、功耗降低 6%+。不过"工程生产力最高 10x"和"PPA 最高改善 20%"的具体数字来源不太明确，可能来自行业摘要或公司自己的口径。可信度高，但个别数字需要打折。

NVIDIA 的 PhysicsNeMo 做的是半导体 TCAD 代理模型。SK hynix 的 TCAD Intelligence 团队在用 PhysicsNeMo 构建 GNN 代理模型，用于先进存储制造中蚀刻等关键工艺步骤的预测。这个信息来源于 NVIDIA 官方博客，是具名客户案例，【确凿证据】，可信度高。

另外一个有意思的合作是 Applied Materials + NVIDIA——Applied Materials 的 ACE+ 地形模拟结合 NVIDIA PhysicsNeMo，GPU 加速下速度最高提升 35 倍。来自 NVIDIA 官方博客披露，【确凿证据】，可信度高。35 倍这个数字如果属实，在工艺仿真领域是非常惊人的。

Ansys 的 TwinAI 做的是数字孪生融合建模，引入了 TFT 和 Neural ODE 方法，增强大规模时间序列建模与训练效率。公司自述，可信度中高。

Intel 的 ROHD AI 加速设计（AI-accelerated Agile Design）用 AI 辅助硬件设计，帮助快速恢复设计并添加新功能与验证测试。公司自述，可信度中。

Google 的 AlphaChip 是 S2 阶段学术含金量最高的成果。2021 年发了 Nature 论文，2024 年又发布了 Nature addendum。用深度强化学习做芯片布局生成，已经在 Google 多代 TPU（v5e、v5p、Trillium 等）的 macro placement 中实际使用了。【确凿证据】，可信度高——Nature 论文加上自家多代芯片的实际部署，这在 AI4EDA 领域可以说是天花板级别的证据链了。

国内公司

合见工软 的 UDA 2.0 是自研框架中的"Level 4"产品。它具备基于 LLM 生成 Verilog RTL 的能力，但要注意——它的框架核心定位是"Agent 工作流编排"（对应论文 S4），生成能力只是 Level 4 框架内的一个子功能。公司自述，可信度中高。

芯华章 的 X-IDS 在 2026 年 CCF Chip 大会上发布了，号称打通了算法、软件与硬件 RTL 转换路径，大模型能自动修复不可综合的 C 语法。公司称在超过 100 个 Benchmark 测试中约 96% 案例自动语法修复后可综合且功能正确。公司自述，可信度中。

华大九天 的 Aether Coder 在 S1 里提过了，它同时也能支持脚本生成——自然语言查询 API、自动生成脚本。公司自述，可信度中高。

概伦电子 有两个产品值得一提。NanoDesigner Optimizer 用 AI 和遗传进化算法做优化器，能自动调整 DUT 参数和设计变量参数，通过仿真迭代、杂交变异自动生成满足 spec 的最优 instance。SDEP 目标驱动模型提取自动化平台 配备丰富 API，支持用户搭建可复用、可迭代的模型提取流程；公司技术日活动称 AI 驱动参数提取算法将建模周期缩短 50%。都是公司自述，可信度中高。

芯和半导体 的 XAI 在电路仿真和热仿真中引入了 AI 辅助参数优化，支持 PDK/元器件/IP 的 AI 参数化建模。公司自述，可信度中。

学术研究机构

学术圈在 S2 阶段的产出相当活跃，好几篇论文值得关注。

NYU 等 的 AutoChip（arXiv 预印本 2311.04887），作者 Shailja Thakur, Jason Blocklove, Hammond Pearce, Benjamin Tan, Siddharth Garg, Ramesh Karri（NYU/UNSW/Calgary），做的是反馈驱动的 HDL 自动生成——结合对话式 LLM 与 Verilog 编译器/仿真器反馈来迭代生成 Verilog。【确凿证据】，可信度高。

NVIDIA Research 的 VerilogCoder（arXiv 2408.08927，已获 AAAI 2025 接收），作者 Chia-Tung Ho, Haoxing Ren, Brucek Khailany（NVIDIA Research），做的是基于图规划和 AST 波形追踪的自主 Verilog 编码 Agent。【确凿证据】，可信度高。能中 AAAI 的论文，质量还是有保障的。

NYU Tandon / UNSW / Calgary 的 VeriGen（arXiv 2308.00708），作者 Shailja Thakur, Baleegh Ahmad, Hammond Pearce, Benjamin Tan, Brendan Dolan-Gavitt, Ramesh Karri, Siddharth Garg，在 CodeGen 基础上微调出 Verilog 生成专用模型。【确凿证据】，可信度高。

Georgia Tech 的 GPT4AIGChip（arXiv 2309.10730，已发表于 ICCAD 2023），作者 Yonggan Fu, Yongan Zhang, Zhongzhi Yu, Sixu Li, Zhifan Ye, Chaojian Li, Cheng Wan, Yingyan Lin（Georgia Tech），从 HLS 提示生成加速器 RTL。【确凿证据】，可信度高。

Huawei Noah's Ark Lab / 北大 的 TransPlace（arXiv 2501.05667），作者 Yunbo Hou, Haoran Ye, Shuwen Yang, Yingxue Zhang, Siyuan Xu, Guojie Song，利用 cell-flow 机制做可迁移的全局布局。需要注意的是，机构归属是基于作者背景推断的，arXiv 页面没有直接标注。【确凿证据】，可信度高。

UAB（University of Alabama at Birmingham）的 DiffPlace（arXiv 2510.15897），作者 Kien Le Trung, Truong-Son Hy，做的是超越传统顺序范式的同步 VLSI 布局条件扩散框架。【确凿证据】，可信度高。

初创公司

Baya Systems（美国），做软件驱动 chiplet-ready fabric IP 生成的 WeaverPro。Series B 融了 $36M+（Maverick Silicon 领投），Synopsys 战略投资，Intel Capital 跟投/重投。有两大巨头站台，这个融资阵容在 AI4EDA 初创里算是很豪华了。公司自述，可信度中高。

四、S3 — 验证（Verifying）：AI 学会"自检"，正在崛起的下一站

S2 解决了"AI 能出活"的问题，S3 要解决的是"AI 出的活到底对不对"。

这个阶段的 AI 能检查覆盖率、追踪故障、调试 HDL、做形式验证——本质上就是给 AI 加了"自检"能力。为什么这一档重要？因为如果 AI 生成的代码或设计没有经过验证，那它越能"生成"反而越危险。S3 是 2024-2026 年各家重点突破的方向。

国际公司

Cadence 的 Jasper 正式验证加入了深度学习增强，Cadence 社区文章称 JasperGold 是 Cadence 首个加入 DL 能力的正式验证方案。公司自述，可信度中。

Ansys 在 S3 阶段的重头戏是 RedHawk-SC / RedHawk-SC Electrothermal / Totem，做 EM/IR/热分析。Ansys/TSMC 联合公告确认已通过 TSMC A16 工艺认证，能提供 3D-IC 多物理场设计与认证。这是【确凿证据】，可信度高——拿到台积电先进工艺认证，在行业里含金量很高。

Synopsys 的 PrimeSim SPICE 利用 NVIDIA GPU 做加速仿真，整体 wall-clock 时间最高 18 倍加速。公司自述，可信度中高。

国内公司

国内在 S3 阶段布局的公司不少。

合见工软 的 UDA 2.0（又出现了）具备调用 UVS+ 仿真、UVD+ 调试等工具链完成验证纠错的能力。但老规矩，它的框架核心定位还是"Agent 工作流编排"（对应 S4），验证纠错能力是 Level 4 框架内的子功能。公司自述，可信度中高。

芯华章 的 X-IVS 比较有意思，融合了 Simulation Agent、Debug Agent 和 Formal Agent 三个智能体。其中 Formal Agent 可以自动生成断言并检出历史缺陷。 Formal Agent 的 SVA 自动生成能力有三重证据支撑：1. 专利 CN202411872350（断言生成方法）；2. 具名客户案例：与中兴微电子联合研发，复杂断言开发效率提升 40%+，调试周期从 3 天缩短至数小时；3. 学术发表：2025 DVCon China + 2026 ISEDA 国际会议联合发布（芯华章/EDA国创中心/智维创芯三方团队）。Debug Agent 有两项已授权专利（CN115168190B、CN117313596B）支撑，【确凿证据】，可信度中高。

华大九天 有两个 S3 级产品：ArgusFPD Triage AI 做 AI 驱动的工艺诊断和伪错过滤；Vision 工艺诊断平台 也是 AI 驱动的工艺诊断。都是公司自述，可信度中高。

九同方 的 eWave 电磁场仿真 / eWave-eThermal 电磁-热耦合，支持 7nm 工艺、精度达国际标杆 95%，电磁-热双向耦合误差 ≤3℃。公司自述，可信度中。

阿卡思微 的 Formal MC 基于数学证明与推理技术，用于属性验证、严格证明和仿真完备性问题补充。公司自述，可信度中。

国微芯 的 Esse 系列覆盖形式验证、物理验证、可靠性、晶圆制造 OPC 等环节。公司自述，可信度中。

培风图南 的 Mozz TCAD 做三维工艺和器件仿真，支持 3 纳米先进制程，2024 年获得头部客户验证。公司自述，可信度中——"头部客户"没有具名，稍微打个折。

学术研究机构

NVIDIA Research 的 FVDebug（arXiv 2510.15906）值得关注。作者 Yunsheng Bai, Ghaith Bany Hamad, Chia-Tung Ho, Syed Suhaib, Haoxing Ren（NVIDIA Research），做的是结合波形、RTL 代码、设计规格等多数据源自动分析形式验证失败的根因。用 LLM 来做形式验证 debug 的自动根因分析——这个方向非常实用。【确凿证据】，可信度高。

初创公司

ChipAgents（美国），做 Agentic AI 验证平台。创始人是 UCSB 的 William Wang 教授，公司称 150 人验证团队的产出相当于 400+ 人团队。这个效率数据如果是真的，那验证环节的 AI 替代效应确实惊人。公司自述，可信度中。

智维创芯（中国），做芯片设计验证自动化工具，天使轮融了数千万元，开发效率提升 10 倍以上，已与中电科、芯华章、清微智能等合作。公司自述，可信度中。

五、S4 — 协调（Coordinating）：Agentic AI 来了，三巨头的主战场

如果说前面三个阶段 AI 还是"工具"，到了 S4，AI 开始往"管理者"的角色转变了。

S4 的核心能力是编排多个工具、管理工程流程、跨任务协作。关键词是 Agentic AI——不是让 AI 做某一个任务，而是让一群 AI Agent 协同工作、自主调度各种 EDA 工具来完成复杂的工程流程。

这是 2025-2026 年 EDA 三巨头集中火力猛攻的方向。Synopsys、Cadence、Siemens 都发布了各自的 Agentic AI 产品或框架，微软和 NVIDIA 也在积极入场。竞争非常激烈。

国际公司

Synopsys 在 S4 的布局最全面。

AgentEngineer 是它的核心框架——构建多智能体、长运行工程工作流，把 EDA 任务从"自动化"升级为"智能体执行"。公司自述，可信度中高。

前面提到的 DSO.ai 在 S2 里是做设计空间搜索，但它同时也有多工具编排的能力，覆盖 RTL-to-GDSII 全流程的设计空间优化。有 STMicroelectronics、SK hynix 等具名客户案例。【确凿证据】，可信度高。

Cadence 在 S4 推出了一整套 Agent 产品矩阵。

AgentStack 是跨设计栈的工作流编排框架。InnoStack AI Super Agent 负责数字实现与签核，ViraStack AI Super Agent 负责定制与模拟设计——三个产品各司其职，构成多智能体架构。都是公司自述，可信度中高。

另外 Cadence 和 Rapidus 的合作也值得关注（【确凿证据】，可信度高）。Cadence/Rapidus 联合公告，把 Rapidus Navigator/Indicator 集成到 InnoStack 里，做 SoC 设计生命周期的 Agentic 设计编排。

Siemens EDA 也没落后。

Fuse EDA AI Agent 是领域特定自主 AI 智能体，能规划并编排多工具、多智能体工作流，覆盖半导体、3D IC 和 PCB 系统。Questa One Agentic Toolkit 把智能体 AI 工作流融入 Questa One 智能验证软件组合。Intelligence Center X 支持智能体创建与编排，连接设计、制造、供应链等企业推理体系。三个产品从不同层面切入，公司自述，可信度中高到中。

NVIDIA 在 S4 更多是扮演"基础设施提供商"的角色。

Agent Toolkit + PhysicsNeMo 为 Agentic AI 工程工作流提供 AI 物理技能、加速求解器和量子化学能力。OpenShell 提供安全沙箱运行环境，用于约束智能体行为、执行策略和保护 IP。Omniverse 则面向半导体全工作流数字孪生与实时仿真。公司自述，可信度中高到中。

Ansys 这边，optiSLang 做 AI 集成优化与自动化，增强标定能力。CoSim 支持多物理场协同仿真与联合仿真。公司自述，可信度中高到中。

Microsoft 的 Microsoft Discovery 是一个科学与工程 Agentic AI 平台。有意思的是，Synopsys 的 agentic AI 工作流是它首批可评估的 EDA 应用之一——微软做平台，Synopsys 做应用，这种分工很明确。公司自述，可信度中高。

Intel 和 Synopsys 的合作是 S4 的一个重要案例（【确凿证据】，可信度高）。Synopsys/Intel Foundry 联合公告，从 DTCO 推进到系统级协同设计，覆盖 Interface/Foundation IP，目标是 Intel 14A 工艺的 AI-powered EDA 流程认证。

AMD 和 Synopsys 的合作也值得关注（【确凿证据】，可信度高）。AMD 参与了 Synopsys 自主调试闭环和自主实现/收敛工作流的评估，AMD 官方博客确认 Synopsys 工具用于 Instinct GPU 系列。

国内公司

合见工软 的 UDA 2.0 在这里又要重点说了。官网把它定位为"Level 4：Agent 工作流-自主设计者"，核心能力是自主调用自研工具链（UVS+ 仿真、UVD+ 调试、UVSYN 逻辑综合等）完成工程任务。按合见工软自研的 Level 1-5 框架，Level 4 强调"Agent 编排多工具工作流"，人始终在回路。这和论文的 S4（协调）对应，而不是 S5——关于这个对应关系，后面附录里会详细展开。公司自述，可信度中高。

芯华章 的 XEPIC Intelligent System 定位为 Agentic EDA 底座，覆盖工程流程管理。公司自述，可信度中。

芯和半导体 的 XAI 全栈 EDA 平台协同，把 AI 融入建模、设计、仿真、优化等流程。公司自述，可信度中。

学术研究机构

学术圈在 S4 阶段有几个很有代表性的工作。

CUHK / 上海 AI 实验室 的 ChatEDA（IEEE TCAD 2024，DOI: 10.1109/TCAD.2024.3383347），作者 Haoyuan Wu, Zhuolun He, Xinyun Zhang, Xufeng Yao, Su Zheng, Haisheng Zheng, Bei Yu。这个工作实现了从 RTL 到 GDSII 的任务分解、脚本生成与执行，是 LLM 驱动的自主 EDA Agent 的早期代表之一。发在 IEEE TCAD 上，【确凿证据】，可信度高。

UNC Charlotte 的 AiEDA（arXiv 2412.09745），作者 Aditya Patra, Saroj Rout, Arun Ravindran（UNC Charlotte），用自主 AI Agent 管理从概念设计到 GDSII 的数字 ASIC 设计任务。【确凿证据】，可信度中高。

UCSD 的 ORFS-Agent（arXiv 2506.08332），作者 Amur Ghose, Andrew B. Kahng, Sayak Kundu, Zhiang Wang（UCSD），基于 LLM 迭代调参，相比标准贝叶斯优化减少约 40% 迭代次数。Andrew Kahng 是 EDA 领域的大佬，他团队出的工作值得重点关注。【确凿证据】，可信度中高。

中科院自动化所 / 北大 的 ArchCraft（arXiv 2511.06067），作者 Haoyue Yang, Xuanle Zhao, Yujie Liu, Zhuojun Zou, Kailin Lyu, Changchun Zhou, Yao Zhu, Jie Hao，做的是从架构论文自动生成可综合 Verilog 及 RTL 验证。神经符号图框架，思路挺新颖。【确凿证据】，可信度高。

NVIDIA Research / Cadence / Northwestern 联合的 Spec2RTL-Agent（arXiv 2506.13905），作者 Zhongzhi Yu, Mingjie Liu, Haoxing Ren (NVIDIA), Michael Zimmer, Yong Liu (Cadence), Yingyan Lin (Northwestern University)。这个工作的特别之处在于是产学研联合——NVIDIA 出研究、Cadence 出工程经验、Northwestern 出学术视角。需要说明的是，Yingyan Lin 此前任教于 Georgia Tech，现已转至 Northwestern。【确凿证据】，可信度高。

初创公司

这个阶段目前没有检索到初创公司的 S4 级产品。S4 的门槛确实比较高——要编排多个工具、管理工程流程，这对初创公司的技术积累和资源都是很大的考验。

六、S5 — 自主（Autonomy）：终极目标，但还没到

S5 是整个 S1-S5 框架的"天花板"——从规格定义到 GDSII 交付，全流程零干预，AI 自己跑完。

先泼个冷水：截至 2026 年 7 月，没有任何产品真正做到了这一点。

下面列出的都是各公司在 S5 方向上的公开宣称或演示。需要特别说明的是，S5 要求的是"全流程"自主，但以下这些条目基本都是特定环节的自主工作流演示——比如只做验证、只做调试、只做布局——并不是从规格到 GDSII 的全流程。严格按 S5 的定义来看，这些都不算"达成 S5"，只是各家在向 S5 方向演进的探索。

还有一点：Google 的 AlphaChip 虽然发了 Nature 论文，但它只在 macro placement 这一个子问题上达到了超人类水平，已经在 S2 里列过了，这里不再重复。

国际公司（特定环节自主演示，均未达全流程 S5）

Synopsys 在 DAC 2026 上展示了好几个"自主工作流"，来逐一看看：

完全自主验证工作流——和 NVIDIA Nemotron + OpenShell 结合，端到端验证闭环：测试计划 → 覆盖率收敛 → 高级调试。公开数据说最快 50 倍验证时间压缩，覆盖率额外提升 20%。覆盖范围：仅验证环节。公司自述，可信度中高。

完全自主调试闭环工作流——和 Microsoft Discovery 合作，AMD 参与评估。初步结果说 debug cycle time 减少 25-40%。覆盖范围：仅调试环节。公司自述，可信度中高。

自主实现与收敛工作流——Fusion Compiler + 实现智能体，自动化 QoR 调优与收敛。覆盖范围：仅实现环节。公司自述，可信度中高。

自主 AMS 工作流——CCLS + AgentEngineer，覆盖设计创建、SPICE 仿真、实现与验证，自然语言定义设计目标，生产力提升最高 3 倍。覆盖范围：仅 AMS 设计环节。公司自述，可信度中高。

自主 CAE 工作流——Ansys Icepak，在电子散热仿真中自主执行设置、预处理、后处理。覆盖范围：仅散热仿真环节。公司自述，可信度中高。

可以看到，Synopsys 一口气展示了五个"自主工作流"，覆盖了验证、调试、实现、AMS、散热——但每一个都只是在各自环节内的自主，拼在一起也还称不上"全流程 S5"。

Cadence 这边有两个：

ChipStack AI Super Agent → Level 5——号称覆盖从规格理解、RTL 生成/细化、测试平台构建、验证计划、仿真/正式验证到调试，声称 5 周流程压缩至不到 1 天，速度提升 40 倍以上。这是目前所有产品中声称覆盖范围最广的（规格→调试），最接近全流程。但问题是——这个数据完全是公司自述，没有第三方独立验证。覆盖范围：声称覆盖规格→调试，最接近全流程。公司自述，可信度中高。

AuraStack AI Super Agent——专注 PCB 与先进封装的 Agentic AI，运行于 Allegro AI Studio，声称生产力最高 15 倍、上市时间快 2 倍。覆盖范围：仅 PCB/封装环节。公司自述，可信度中高。

Siemens EDA 的 Fuse EDA AI Agent + 自验证 Agentic AI 工作流（与 NVIDIA 合作）——把物理仿真验证引入 AI 决策闭环，实现"持续验证"的自主工程工作流。覆盖范围：仅验证环节。公司自述，可信度中高。

国内公司

截至 2026 年 7 月，国内公司还没有公开宣称达到 S5 标准的产品。合见工软 UDA 2.0 自评为"Level 4"，按合见工软自己的框架，Level 5 也不等于全自动化（人始终在回路），所以其 Level 4 对应论文 S4 而非 S5。详细解释见附录。

学术研究机构 & 初创公司

目前学术研究和初创公司领域都还没有公开宣称达到 S5 的成果。这也侧面说明 S5 的门槛有多高。

七、聊聊几个关键发现

S1-S2 已经是"现在进行时"了

DSO.ai 100+ 次 tape-out，STMicroelectronics、SK hynix 这些大客户在用；Cadence Cerebrus 拿到了台积电 N2 认证，MediaTek、Renesas 也在用；Siemens Calibre Vision AI 也大规模商用了。S1-S2 是 AI4EDA 目前最成熟的商业化阶段，这一点没什么争议。

不过有一点要留意：部分具体的性能指标（比如"10 倍生产力""20% PPA 改善"）来源还是不够明确，主要还是公司自己的口径。真正经过独立第三方验证的数据，比宣传材料里看到的要少。

S3 验证正在崛起

LLM 在验证和 debug 上的潜力正在被挖掘出来。芯华章 X-IVS 的三个 Agent 协同、Cadence Jasper 的 DL 增强、NVIDIA FVDebug 的自动根因分析、AutoChip 的反馈迭代——多条线索都指向同一个方向：S3 是 2024-2026 年的重点突破方向。

S4 是当前产业最前沿

Synopsys AgentEngineer、Cadence AgentStack、Siemens Fuse、Microsoft Discovery、学术界的 ChatEDA（IEEE TCAD 2024）——所有这些都在指向 Agentic AI 编排多工具工作流的方向。2025-2026 年 EDA 三巨头几乎同时在这个方向上发力，说明行业共识已经形成了：下一步就是让 AI 学会"管理流程"而不只是"做任务"。

S5 还很远

再说一遍：没有任何学术或工业成果达到了从规格到 GDSII 完全零干预的 S5 水平。Google AlphaChip 在 macro placement 上有 Nature 论文（2021）和 Nature addendum（2024）撑腰，超人类表现确实厉害，但那只是一个子问题，不满足 S5 的全流程定义。

Synopsys、Cadence、Siemens 在 DAC 2026 上展示的"自主工作流"听起来很炫，但仔细看都是特定环节（验证、调试、实现、AMS、散热等）的演示，不是全流程自主。距离大规模工业落地还有相当距离。

国内和国际的差距

说实话，国内公司在 AI4EDA 领域的公开信息披露明显少于国际三巨头。合见工软 UDA 2.0 按自己的框架是"Level 4"，对应论文 S4 而非 S5，它的生成、验证、工具编排等能力都是 Level 4 框架内的子功能。芯华章、华大九天、芯和半导体等在 S1-S4 都有布局，但整体还在追赶阶段，其中芯华章 X-IVS 的 Formal Agent（SVA 自动生成）是少数达到"确凿证据"级别的国内产品——有专利、中兴微电子具名客户案例及 ISEDA 学术发表三重支撑。华大九天在 Aether Coder（LLM 代码生成）和 Vision（扩散模型 OPC）方向有对应专利，但尚无具名客户案例或独立学术验证。其余国内公司的 AI 能力仍以公司自述为主。

附录：两套分类体系对照——论文 S1-S5 vs 合见工软 Level 1-5

前面正文里多次提到合见工软的 Level 1-5 框架和论文的 S1-S5 框架"不完全对应"，这里展开说说。

两个框架的本质区别

论文的 S1-S5（LLM Capabilities Evolution Path）是从"LLM 能做什么"出发的，按任务类型来分类——辅助 → 生成 → 验证 → 协调 → 自主。终极状态是 S5 = 全流程自主执行，给定目标后零干预跑完。这个框架是学术界（TUM 等综述论文）提出来的。

合见工软的 Level 1-5（AI 工程能力模型）是从"工程痛点是什么"出发的，按参与深度来分类——信息过载 → 动作选择 → 数据资产 → 工具衔接 → 收敛偏晚。终极状态是 Level 5 ≠ 全自动化，工程师始终保留审阅与签核责任。这个框架是工业界（合见工软）提出来的。

一个是学术视角、按能力分，一个是工程视角、按痛点分。出发点不同，终极状态的定义也不同。

逐级对照

S1 辅助（回答问题、解读规约）对应 Level 1（解决信息过载）。方向一致，不过合见工软更强调"痛点驱动"。

S2 生成（写 HDL、测试平台）对应 Level 2（对话式 LLM 辅助工具）。合见工软的 UDA 1.0 停在这里。

S3 验证（覆盖率、调试）对应 Level 3（解决工程数据资产）。这里要注意：论文是按"任务类型"分的，合见工软是按"工程杠杆"分的，逻辑不完全一样。

S4 协调（工具编排、多 Agent）对应 Level 4（Agent 工作流-自主设计者）。合见工软的 UDA 2.0 在这里。

S5 自主（全流程自主决策）对应 Level 5（解决收敛偏晚）。这是最关键的分歧点。

核心分歧：S5 vs Level 5

论文的 S5（Autonomy）强调的是"自主决策、达成目标、驱动全流程闭环"——给定目标后，AI 自己跑完整个流程，人类工程师只需要关注高层决策就行。

合见工软的 Level 5 明确说了"Level 5 级并不等于全自动化，不会替代工程师的审阅与签核责任，工程师始终保留设计意图、方法论和最终把关"。合见工软强调的是 Human-in-the-loop（人在回路），即便到了 Level 5，工程师的签核责任不变。

所以 UDA 2.0 到底算什么？

合见工软自评 UDA 2.0 为 Level 4（Agent 工作流-自主设计者），官网说它能"自主完成 RTL 设计、验证、纠错与优化全流程"。但这个"全流程"是指 Agent 编排下的多步骤工作流，不等于 S5 要求的"零干预自主"。合见工软自己都说"人始终在回路"，所以不满足 S5 的定义。

按这份手册的分析框架，UDA 2.0 的 Level 4 更准确地对应论文的 S4（Coordinating，协调），而不是 S5。