【NISC2024专题论坛】EDA软件应用类专题论坛集结完毕!敬请期待!

大会主席

钱   锋  中国工程院院士，国家流程制造智能调控技术创新中心首席科学家，中国自动化学会监事、会士，华东理工大学教授

主办单位

中国自动化学会

协办单位

中国系统工程学会、中国机械工程学会、中国仪器仪表学会、中国计算机学会、中国金属学会、中国有色金属学会、中国化工学会、中国仿真学会

承办单位

上海市松江区人民政府、华东理工大学、国家流程制造智能调控技术创新中心、国家智能设计与数控技术创新中心、国家数字建造技术创新中心、国家集成电路设计自动化技术创新中心、流体动力基础件与机电系统全国重点实验室、智能制造装备与技术全国重点实验室、机械系统与振动全国重点实验室、工业控制技术全国重点实验室、人机混合增强智能全国重点实验室、流程工业综合自动化全国重点实验室、计算机辅助设计与图形系统全国重点实验室、自主智能无人系统全国重点实验室、介科学与工程全国重点实验室、多模态人工智能系统全国重点实验室、能源催化转化全国重点实验室、重质油全国重点实验室、绿色化工与工业催化全国重点实验室、化学品安全全国重点实验室、机器人学国家重点实验室、化学工程联合国家重点实验室、轧制技术及连轧自动化国家重点实验室、机械传动国家重点实验室、中国石油化工集团有限公司、国家能源投资集团有限责任公司、中国机械工业集团有限公司、宝山钢铁股份有限公司、中铝智能科技发展有限公司、中国中化控股有限责任公司

参与单位

机器人视觉感知与控制技术国家工程研究中心、国家冷轧板带装备及工艺工程技术研究中心、精密电子制造技术与装备国家重点实验室、工业自动化国家工程研究中心、国家计算机集成制造系统工程技术研究中心、工业智能与系统教育部重点实验室、 智能感知与自主控制教育部工程研究中心、智能网络与网络安全教育部重点实验室、工业装备智能控制与优化教育部重点实验室、系统控制与信息处理教育部重点实验室、晶体生长设备与系统集成国家地方联合国家工程中心、上海电气自动化集团有限公司、全国信标委软件与系统工程分委会、高效轧制与智能制造国家工程研究中心、全国工业过程测量控制和自动化标准化技术委员会、和利时科技集团有限公司、北京华航唯实机器人科技股份有限公司、湖州工业控制技术研究院、上海宝信软件股份有限公司、工业和信息化部电子第五研究所、工信部工业软件工程化关键技术与应用实验室、国能智深控制技术有限公司

EDA软件应用类专题论坛

论坛报告

报告题目：

利用大语言模型 (LLM) 生成 RTL Verilog 代码的机遇与挑战

嘉宾简介：

贺培鑫，博士，现任合见工软首席技术官（CTO），负责硬件仿真和数字实现。在担任现职之前，贺博士曾担任Synopsys Fellow职位，领导研发团队负责硬件仿真、数字实现和形式验证产品。贺博士拥有12项美国专利，发表了30多篇学术论文，被引用超过一万次 (Google Scholar)。

报告摘要：

传统的EDA数字设计流程通常以将RTL设计通过逻辑综合工具转化为网表为起点。然而，RTL设计本身对IC设计的PPA（性能、功耗和面积）的影响远超数字实现工具的优化能力。工业软件是否可以利用大语言模型（LLM），帮助设计工程师在RTL编码阶段更高效地探索不同设计方案对PPA的影响与权衡？本讲座将探讨使用LLM自动生成RTL代码所面临的挑战及其可能的解决方案，并讨论如何通过集成RTL综合和仿真工具，帮助设计工程师优化RTL代码的PPA、质量与可实现性。

报告题目：

面向先进工艺的布局布线挑战及解决方案

嘉宾简介：

杨晓剑，本硕分别就读于清华大学和中国科学院计算所，博士毕业于加州大学洛杉矶分校。杨博士拥有EDA物理设计领域二十多年的研发、管理与创业经验，长期任职于行业头部企业，在国际学术会议和期刊多次发表论文，目前担任上海立芯软件科技有限公司副总经理。

报告摘要：

以FinFET技术为代表的半导体先进工艺对芯片设计和EDA工具提出了诸多挑战，更复杂的标准单元设计、寄生效应的影响、增强的耦合效应，以及电源和地线网络的处理，都需要在后端设计布局布线中予以充分考虑。特别是更高的晶体管密度导致布线资源紧张，设计规则检查（DRC）的要求更加严格。布局布线工具需要克服先进工艺带来的挑战，严格遵守DRC的前提下，最大程度上优化设计的性能和功耗。

报告题目：

EDA技术发展趋势

嘉宾简介：

李益明，电子科技大学微电子专业、电子工程专业硕士，长期从事数字电路前端、信号处理、物联网相关课题教学、研发工作10年，有发明专利3项，曾在多家行业知名公司、创业公司任技术总监、CTO职务，在国内知名数字后端EDA产品公司从事研发、市场等工作3年，历经大客户的国产EDA导入全过程，目前在华大九天市场部门负责产教融合、公共科研项目的规划和拓展工作。

报告摘要：

随着5G、物联网、人工智能等新兴技术的普及，集成电路设计日益复杂，EDA工具的作用更加突出，全球EDA市场规模稳步增长。在高需求量的刺激和政策扶持下，中国EDA产业国产化进程明显提速。尤其是现在单芯片的集成规模呈现爆发性增长，先进工艺（7/5/3nm）对EDA工具的设计效率提出更高要求，面向扩展摩尔定律（More than Moore）方向，伴随逻辑、模拟、存储等功能被叠加到同一芯片，EDA工具需具备对更强复杂功能设计的支撑能力，面向超越摩尔定律（Beyond Moore）方向，新材料(如宽禁带半导体)、新器件（如硅光器件）等的应用，要求EDA工具在仿真、验证等关键环节实现方法学的创新。

报告题目：

EDA前世今生与AI赋能，及国产EDA破局路径分析

嘉宾简介：

任旭，拥有超过14年的EDA行业销售及技术经验，现就职于国产EDA头部企业行芯，担任市场销售总监，负责所有Foundry Eco-system客户和Fabless战略大客户的业务和技术合作。在加入行芯之前，任旭曾就职于国际三大EDA企业Siemens EDA/Mentor Graphics，历任Calibre产品线资深应用工程师（AE）和大客户经理，服务华为海思，中芯国际，长江存储等头部客户，并曾荣获2019年度全球最佳AE的殊荣；曾就职于imec欧洲微电子研究中心担任亚太区业务开发经理，帮助国际顶尖研究机构的先进技术落地中国，服务国内多样化需求；曾就职于PDF Solutions担任CV测试芯片Design Lead,主持国际及国内Foundry先进工艺良率提升项目。任旭硕士及本科均毕业于华东师范大学微电子集成电路设计专业。他是IEEE学会会员。

报告摘要：

EDA (Electronic Design Automation, 电子设计自动化)被称为工业软件的掌上明珠，有芯片之母的美誉。EDA经历了30年的发展，一直与半导体芯片的革新紧密结合。当下，EDA在AI的加持下，继续呈现出加速向前的态势。本次报告将简要介绍EDA历史沿革，发展路径和国际趋势，剖析EDA各个关键领域工具的特点与AI进行协同赋能的现状和未来。并以国产EDA的典型公司和产品为例，介绍国产EDA结合AI破局国际垄断并建立生态的探索。

报告题目：

Al赋能先进器件工艺设计协同优化及寄生效应建模

嘉宾简介：

孙亚宾，华东师范大学集成电路学院教授，国家级青年高层次人才。主要聚焦深纳米工艺核心器件、物理模型及EDA相关研究，近年来与上海集成电路研发中心、华为、华力微电子、华虹宏力、华大九天、概伦电子、行芯科技等集成电路企业保持长期产学研合作。主持国家自然科学基金、上海市科委集成电路”探索者计划“等重要科研项目15项。在IEEE TED、IEEE TMTT等微电子领域国际重要期刊上发表学术论文80余篇，申请发表专利近50项，授权21项。

报告摘要：

随着集成电路工艺节点的不断缩进，晶体管工艺及机构愈发复杂，如何最大化工艺水平、提升器件及系统性能是当前集成电路技术所面临的严重挑战；此外，晶体管寄生效应已显著超过前道器件的本征寄生，成为了制约高频高速电路精准仿真及设计实现的关键。为此，本次报告将重点聚焦如何借助Al技术实现集成电路工艺设计协同优化，并以寄生效应为例，介绍基于Al技术在国产EDA工具中实现寄生效应抽取的成功案例，力争为先进工艺器件及电路仿真设计提供精准物理模型。

报告题目：

面向忆阻器存算范式的设计-系统-工艺协同优化

嘉宾简介：

张宇航，上海交通大学博士后。西安电子科技大学微电子学院获学士和硕士学位，上海交通大学电子信息与电气工程学院获博士学位。研究方向主要为面向新型半导体器件的集成电路设计自动化、设计-工艺协同优化技术。在相关领域发表学术论文30余篇，任IEEE TCAS-I、TCAS-II等多个期刊和会议审稿人、IEEE APCCAS、PrimeAsia等国际会议TPC。

报告摘要：

随着集成电路进入后摩尔时代，传统冯·诺依曼架构中计算和存储分离的问题日益凸显，数据反复传输、性能和功耗大量浪费的问题难以应对系统对能效的进一步要求。作为一种新型存储器件，忆阻器通过将存储和计算融合在相同器件，形成存内计算范式，有望解决能效问题。然而，工艺的不成熟与电路需求规模的迅速增长需要尽可能缩短设计迭代周期，从而实现器件、电路与系统的协同优化。本报告将从忆阻器存算范式中器件建模、电路仿真、系统设计等几个问题出发，介绍其面临的挑战与我们在敏捷设计方法与设计自动化方面的探索工作。

报告题目：

高算力Chiplet集成芯片设计探索与多物理场仿真

嘉宾简介：

代文亮，上海交通大学博士，2024年获国家科学技术进步一等奖，2020年获上海科技进步一等奖。已发表20余篇国际杂志文章（其中8篇SCI收录），累计获得20余件发明专利授权、70多件软件著作权。牵头主持或参与国家工信部、科技部及上海市科委、经信委、发改委的多项科研项目。现任国家自然科学基金信息科学部集成电路领域评审专家、三维集成电路技术研究特聘专家、中国电子科技集团公司射频微系统客座首席专家、软件定义晶上系统技术与产业联盟专家委员会委员、上海交通大学集成电路学院产教协同专家委员会委员、广东省核心工业软件攻关联盟特聘顾问兼芯片EDA技术族组长。曾任工业和信息化部聘为国家信息技术紧缺人才培养工程专家(集成电路类)。

报告摘要：

随着人工智能对算力需求的爆发式增长，高性能计算芯片采用Chiplet技术已成为后摩尔时代的行业共识，有力突破了半导体晶圆先进制程工艺带来的芯片PPA提升瓶颈。异质异构Chiplet集成系统面临架构探索，顶层规划，物理实现，多物理场分析，系统验证等一系列挑战，构建针对Chiplet集成系统的设计流程与EDA平台是Chiplet产品落地的首要考虑。本次分享将聚焦当前大算力芯片Chiplet设计的典型应用，结合实际案例阐述Chiplet新的设计流程与多物理场仿真EDA方案，解决信号完整性、电源完整性、热及应力等方面的问题，助力用户加速Chiplet集成系统的开发与优化。

报告题目：

先进封装技术中的系统工艺协同优化

嘉宾简介：

赵凯，北京大学博士，教授，华天科技（江苏）有限公司设计仿真总监。研究方向为先进封装技术、多物理场协同设计与仿真。先后主持科技部重点研发计划、国家自然科学基金等国家级科研项目。发表SCI/EI检索论文40余篇。

报告摘要：

先进封装已经成为人工智能、高性能计算等算力型芯片的重要支撑技术，需要在系统层面进行协同设计优化。本报告从先进封装产业的价值链条和发展趋势入手，先后介绍了先进封装的工艺选择与影响因素，以及先进封装技术如何环节“存储墙”、“功耗墙”和“面积墙”，最后分享了最新的算力芯片在系统工艺协同设计方面的一些考量。

报告题目：

Native 3DIC EDA 的发展趋势

嘉宾简介：

黄宇，博士，华为的半导体科学家，海思的EDA首席科学家和算法委员会主任。在加入海思之前，他是Mentor Graphics的Sr. Key Expert。他的研究兴趣包括VLSI SoC测试、ATPG、压缩、诊断、良率分析、机器学习和AI芯片。他在美国爱荷华大学获得电子和计算机工程博士学位。他拥有90多项专利，并在著名IEEE期刊和国际会议上发表了150多篇论文。他是IEEE的高级会员，曾担任DAC、ITC、VTS、ATS、ETS、ASPDAC、NATW以及其他许多测试领域的国际会议和国际研讨会的程序委员会成员。他也是中国复旦大学微电子学院和西电微电子学院的兼职教授。

报告摘要：

3DIC（包括Chiplet）的方兴未艾给EDA带来了许多挑战。目前绝大多数EDA工具在2DIC EDA的基础上增加了3DIC的元素。这些Workaround虽然能在短时间内完成3DIC的设计，但是留下来很大的优化空间。在这个报告里，我们讨论一下未来的Native 3DIC EDA的发展方向，挑战与机遇。

报告题目：

芯粒设计方法学进展及趋势展望

嘉宾简介：

刘晓明，北京华大九天科技股份有限公司EDA高级产品总监，具有10多年ASIC芯片设计，制造及封装EDA软件产品开发与管理经验，专注于EDA产品的策划、开发与推广工作，打造了专注于电源管理芯片的EDA全流程解决方案，并扩展到平板显示，信号链，存储，射频及光电等范模拟芯片设计领域，正在构建设计-制造协同的可靠性设计方法学，PPAC导向的设计-制造-封装协同设计解决方案。领导开发的众多产品已被国内外顶级IC设计公司加入标准设计流程，并得到高度认可。

报告摘要：

AI、数据中心、5G 通信、自动驾驶等新兴应用场景对芯片功能、算力、成本等提出了全方位的严苛要求。以 Chiplet 为代表的 3D IC 先进封装技术成为应对这一挑战的最佳解决方案之一。Chiplet 3D IC 技术催生了全新的商业模式和设计制造模式。在相关技术落地的过程中，承载设计方法学的 EDA 工具是非常重要的一环。本报告将要介绍 3D IC 设计方法学的最新进展与实践，并对其未来发展趋势进行展望。

报告题目：

AI Driven EDA for Integrated Chips: design space exploration, physical design and multi-physics verification

嘉宾简介：

吴晨，博士毕业于UCLA，长期专注于AI加速及布局布线研究，发表15+高水平论文，申请5+发明专利。

报告摘要：

随着摩尔定律的失效，Chiplet逐渐成为后摩尔时代最有希望的路径。然而，Chiplet由于其高密度集成，设计复杂等特性，对EDA设计有强烈需求。在针对Chiplet的EDA设计中，如何实现设计空间搜索，如何完成布局布线等物理实现，如何完成多物理验证等，都是亟需解决的问题。与此同时，如何结合现阶段的AI技术，赋能Chiplet EDA的实现，也是当前热点之一。本报告将从上述角度，讲述Chiplet EDA设计。

报告题目：

三维垂直互连的物理设计、可制造性和可靠性设计

嘉宾简介：

史训清，博士，现为香港应用科技研究院副总裁。2007年加入应科院之前，他曾于香港城市大学、新加坡制造技术研究院、飞利浦和英特尔等机构担任不同的研究及管理职位。史博士曾于国际学术期刊及会议发表了超过120篇论文，拥有30个专利，获得了2020年度国家科技进步一等奖。史博士现任国家专用集成电路系统工程技术研究中心香港分中心副主任、国家先进半导体产业技术联盟国际合作分委会的主席。

报告摘要：

首先，将简报三维封装的发展趋势及三维垂直互连的重要角色。接着，报告将重点介绍基于AI的三维垂直互连的物理设计和优化工具开发，三维垂直互连的关键工艺的可制造性设计和长期可靠性设计工具开发。

END

喜欢的话点击在看哟~