UFS Pin定义说明及设计注意事项

本文介绍了UFSPin定义和设计的一些常见注意事项。

UFS电压：

UFS设计第一个容易引起设计者混淆的地方就是不同版本的电压配置，特整理表格如下：

UFS电压说明：

如上截图，需要根据不同的UFS规格，给VCC/VCCQ/VCCQ2提供不同的电压。

电源配置举例说明：

假设当前使用的颗粒是UFS4.0，那么VCC1~VCC10供2.5V，VCCQ1~VCCQ8供1.2V，VCCQ2_1~VCCQ2_8 悬空。

假设当前使用的颗粒是UFS2.0，那么VCC1~VCC10供3.3V，VCCQ1~VCCQ8供1.2V，VCCQ2_1~VCCQ2_8 供1.8V。UFS2.0是唯一三路电源都需要供电的颗粒。

UFS时钟信号：

UFS2.0~UFS3.1的时钟信号为26M（有平台可能是38.4M），UFS4.0时钟信号为52M，是UFS参考时钟，由平台SOC提供。

UFS时钟

UFS时钟信号在原理图设计时，最好能留出测试点，方便测试时钟信号质量和调试问题。

UFS时钟在进行PCB设计时，做好阻抗控制，阻抗建议以平台设计指导文档为准，比如单端40欧姆。时钟信号走内层，做好上下左右立体包地。时钟走线的总长度要小于平台要求的总长度。

UFS复位信号：

UFS的硬复位信号，在上电时需要此信号配合电源做时序控制，低电平复位，高电平正常工作。

复位信号在原理图设计时，可以预留一个电容（非必需），用于优化信号质量。PCB设计时做好包地。

UFS硬复位信号

UFS数据信号：

UFS标配2lane，但UFS2.0和UFS2.1可以向下兼容1lane。数据信号说明参考如下表格。

数据信号在原理图设计时需要特别注意UFS颗粒端的IN要接平台SOC的OUT，UFS颗粒端的OUT要接平台SOC端的IN，这里不要接反。在PCB设计时，信号优先走内层，做好上下左右立体包地和阻抗控制，阻抗以平台的指导文档为准，如差分90欧姆。

UFS数据信号

UFS VDDI、VDDIQ、VDDIQ2信号：

这三个pin都是UFS内部LDO的外挂电容pin，因为半导体工艺原因，芯片内部设计电容成本高，因此选择外挂。这里几个pin是否挂电容以及电容值多大，以颗粒规格书为准。

镁光UFS3.1颗粒VDDI、VDDIQ、VDDIQ2配置

镁光UFS4.0颗粒VDDI、VDDIQ、VDDIQ2配置

VDDI，VDDIQ，VDDIQ2一个比较容易出问题的点是这些电容都要靠近UFS颗粒放置，否则电容效果会打折扣，从而影响UFS内部电源稳定性，进而影响UFS稳定性，导致有重启等问题。

UFS C-/C+、CPOUT1/CPOUT2 charge pum信号：

这些pin用于UFS charge pump功能，为了产生低电压内核电源，部分存储设备可能需要内部的charge pump，比较少遇到，一般仅预留位置，实际不上件。如果颗粒要求使用，则按照颗粒手册接上电容。

datasheet上对charge pump pin说明

RFU pin：

Reserved for future use: RFU pins must be left floating. RFU 在规格书上一般要求悬空。

VFS pin：

Vendor-Specific Function，颗粒厂商特殊用途pin，在应用端一般是悬空。但UFS如果有特殊调试需求，可以和颗粒厂确认后留出测试点。

VFS留出测试点，用于UART调试

总结一下本文的重点：

本文介绍了UFS pin定义和设计注意事项，结论和知识点虽然都经过认真思考和整理，但个人能力有限，欢迎指出其中的谬误并讨论。