乐于分享
好东西不私藏

当芯片设计工具进化为AI系统级工程平台 : 一文看懂2026年国际EDA巨头们的AI布局规划

当芯片设计工具进化为AI系统级工程平台 : 一文看懂2026年国际EDA巨头们的AI布局规划

By菁英EDA微信优秀的芯片IC版图设计、封装PKG设计和线路板PCB 设计全EDA设计链的学习读物,以专业的视角传递EDA设计信息)微信号:EDA_Hunter

关注我,了解更多的EDA设计技术,问题或建议,请添加微信(Lavidlee)联系

作者:晨晞

主要分享EDA设计的学习资源、面试技巧、职场现象,快速了解EDA设计行业,帮助想转行、进阶、小白成长为高阶EDA工程师。

如果你觉得公众号对你有帮助,欢迎推荐给他人…

感谢您抽出

.

.

阅读本文

2026年第一季度即将结束,电子设计自动化(EDA)行业已经迎来了多项里程碑式的发布与转型。在刚刚落幕的新思科技Converge 2026大会、CES 2026以及DesignCon 2026等全球顶级科技盛会上,一个清晰的信号释放出来:传统的“芯片设计工具”正在进化为AI驱动的系统级工程平台

这场变革背后,是芯片设计复杂度与资深工程人才短缺的双重困境。业界的普遍估计显示,工程团队目前约有高达70%的研发时间,耗费在撰写与验证电路描述语言与相关测试上。当工艺微缩带来的性能红利持续衰减,产业竞争的焦点已从单一的“纳米数字竞赛”转向更为复杂的系统效能战场

本文将带你全面了解2026年国际EDA巨头们的AI布局规划,看它们如何用人工智能重新定义芯片设计的边界与可能。

1

Cadence:代理式AI开辟芯片设计与验证新纪元

2026年3月,楷登电子(Cadence)推出了变革性的前端芯片设计与验证解决方案——ChipStack™ AI Super Agent,这被业界视为“代理式AI”在EDA领域的重大突破

作为全球首个代理式AI工作流,ChipStack AI Super Agent通过协调多个基于Cadence核心EDA工具运行的“虚拟工程师”,实现了从代码设计、仿真搭建到自动修复的全流程自动化。这一创新将关键任务的效率提升了高达10倍,标志着半导体行业从传统的“辅助设计”迈向了真正的“自主设计”新时代

Cadence总裁兼首席执行官Anirudh Devgan表示:“ChipStack代表了我们design-for-AI与AI-for-design战略的一次重大飞跃。我们将代理式AI直接应用到客户的前端设计流程中,以应对现代芯片日益增长的复杂性与规模挑战。”

虚拟工程师的实战能力,ChipStack AI Super Agent可灵活支持基于云和本地部署的前沿模型,包括可通过NVIDIA NeMo定制的开源NVIDIA Nemotron模型,以及云端托管模型(如OpenAI GPT),从而提升设计人员生产力。这进一步推进了真正“芯片智能体”(Silicon Agent)的愿景实现。

Cadence副总裁兼研发总经理Paul Cunningham指出,公司正逐步由传统的软件授权模式,转向以“虚拟工程师”为概念的服务化商业模式,协助客户因应设计复杂度快速上升的挑战

Cadence ChipStack AI Super Agent已在全球数家领先芯片设计与系统公司开展早期部署,包括Altera、NVIDIA、Qualcomm和Tenstorrent等

Altera工程高级总监Arvind Vidyarthi表示:“Cadence ChipStack AI Super Agent帮助我们在部分领域的验证工作量大幅缩减了约10倍,使我们的团队能够更迅速、更自信地完成收敛。”

Tenstorrent RISC-V核心首席工程师Daniel Cummings透露:“在针对三个关键设计模块为期三个月的评估中,验证时间最多缩短了4倍。”

NVIDIA工业与计算工程总经理Timothy Costa强调:“随着半导体复杂性的持续提升,AI已经成为设计新一代芯片的必备工具。”

2

新思科技:从硅到系统的全方位AI布局

在2026年3月11-12日于圣克拉拉会议中心举办的新思科技Converge 2026大会上,新思科技(Synopsys)勾勒了其“Engineering the Future”的宏伟愿景,展示了收购Ansys后的强大整合势能

1. 多物理场融合技术

新思科技发布了多物理场融合技术(Multiphysics Fusion™),这是首款整合新思科技和Ansys技术的EDA产品,用于解决由电磁、热和机械效应引起的芯片设计问题。随着电路尺寸不断缩小,这些问题变得尤为关键。

首批采用多物理场融合技术的解决方案针对以下领域:

1)时序签核:集成电压降感知和热分析,为极端操作条件和严苛可靠性要求提供签核;

2)多裸晶设计:提供从早期布局规划到签核的整个EDA流程中的热分析和电源完整性优化;

3)设计收敛:通过更快的后期错误修复加速设计收敛,减少设计迭代;

4)模拟与混合信号设计:实现更高的电磁精度和更快的电源完整性分析。

2. AgentEngineer技术:行业首个L4智能体工作流

新思科技正在其领先的EDA解决方案中开拓具有更高自主级别的人工智能能力。从强化学习开始,随后是在Synopsys.ai™中交付的生成式AI能力,如今公司正在构建一个开放的代理式AI堆栈,以协调多智能体工作流程

新思科技推出了由AgentEngineer™技术驱动的行业首个L4编排式多智能体设计和验证工作流。该工作流具有以下特点:

1)从自然语言和形式规范生成寄存器传输级(RTL)代码

2)运行Lint检查以确保RTL干净

3)生成单元级测试平台

4)通过EDA工具迭代运行验证以收敛于目标目标

对于大型SoC设计,这一前端设计过程传统上需要一个验证工程师团队四到六个月的时间。而新思科技AgentEngineer驱动的工作流已经帮助客户将生产力提高了2倍,在特定案例中观察到高达5倍的改进

3. 电子数字孪生平台

新思科技还在Embedded World上宣布了电子数字孪生(eDT)平台。该平台使工程团队能够从开发的最早阶段就将硅设计连接到软件行为和全系统验证

最初专注于汽车应用场景,eDT平台使OEM能够在硬件可用之前实现高达90%的软件验证,通过将软件开发和系统集成“左移”,降低车辆开发成本和上市时间。

3

西门子EDA:工业AI与EDA的深度融合

在CES 2026上,西门子(Siemens)发布了多项技术,以加速工业AI革命,其中在EDA领域的AI创新尤为引人注目。
西门子 highlighted其与NVIDIA的长期合作伙伴关系:两家公司正在扩大合作,构建工业AI操作系统——帮助客户革新设计、工程和运营物理系统的方式

西门子宣布将把NVIDIA NIM和NVIDIA Nemotron开源AI模型集成到其电子设计自动化软件产品中,以推进半导体和PCB设计的生成式和代理式工作流。这将通过领域专业化最大化准确性,并通过使最高效的模型能够处理并适应每个特定需求,显著降低运营成本。

NVIDIA创始人兼首席执行官黄仁勋表示:“生成式AI和加速计算点燃了新的工业革命,将数字双胞胎从被动模拟转变为物理世界的主动智能。”

2026年2月,西门子发布了Questa One Agentic Toolkit将领域限定代理式AI工作流引入其Questa™ One智能验证软件组合,以加速创建、验证规划、执行、调试和收敛,实现可信的RTL签核

该工具包具有以下智能代理:

1. RTL代码代理从自然语言描述生成可综合的RTL代码,同时检查编码违规并提出符合行业标准的修复建议;

2. Lint代理优化配置Lint分析,读取现有RTL代码以检查设计错误和编码风格违规;

3. CDC代理优化配置并运行时钟域交叉验证;

4. 验证规划代理分析设计规范并自动生成全面的验证计划;

5. 调试代理通过智能关联波形、断言、覆盖数据和日志文件加速根本原因分析。

联发科工程高级总监Akshay Aggarwal表示:“Questa One Agentic Toolkit带来的生产力提升既即时又显著。我们的工程师能够在几小时内熟练使用,完成通常需要数天的任务,并掌握通常需要数周培训的工作流程。”

2026年的EDA行业,正站在一个全新的历史起点。从单纯的芯片设计工具,到AI驱动的系统级工程平台;从工程师手动的反复调试,到AI代理的自主设计优化——这场深度转型正在重新定义芯片设计的边界与可能。

对于工程师而言,这并不意味着被替代,而是一种能力的跃升。正如行业专家所言:“AI会让人专注于更有价值的思考和创新,帮助人类提升设计能力。这是一种升级,而并非简单的替代。”

在后摩尔时代的芯片竞赛中,EDA作为“智力密度”的持久战核心变量,其每一次智变迭代,都在重新定义全球半导体产业创新版图中的位置与可能。掌握了进化的工具,便掌握了通往未来的入场券。

原创声明本文由20多年EDA设计经验工程师原创,转载请注明出处。

互动福利:留言点赞最高者,可获赠作者本人编写的《Cadence高速电路设计-基于手机高阶板的案例分析与实现》的电子书一份。

 关注我们,解锁更多PCB设计硬核知识!你在PCB设计中遇到过难题?欢迎留言分享实战案例!

往期文章回顾:

【1】人生没有白走的路,每一步都算数:今年首期EDA工程师高阶设计就业班招生中,4月13日开班,速抢席位!

2】高速信号线等长越来越复杂化:芯片内部延时、内圈效应、趋肤效应、孔径深度以及内外层信号速度不一致都考虑了吗?

【3】EDA设计学习线上平台观看地址更新:解决扫码出现警告的问题

【4】介绍几个常用的下载元器库3件套-原理图库、PCB库和3D库的网站

【5】聊一聊线路板设计中位号丝印摆放的四“不”原则
【6】FPC设计时如何处理弯折区、补强区、贴胶区、易裂区、漏铜区,以及银浆区、银网区和银膜区?
【7】什么是“三明治”叠层架构?手机主板为何都热衷于“三明治”架构呢?
【8】什么是金线定位?高密板为何热衷于金线定位?
【9】细说下HDI高阶线路板中使用过的那些孔
【10】Cadence设计中如何对个别焊盘做热处理
本站文章均为手工撰写未经允许谢绝转载:夜雨聆风 » 当芯片设计工具进化为AI系统级工程平台 : 一文看懂2026年国际EDA巨头们的AI布局规划

猜你喜欢

  • 暂无文章