夜雨聆风台积电提出了全新的AI芯片“三层蛋糕”理论，从芯片角度将AI产业分为：
第一层：运算（算力基础）。
第二层：异质整合与3D IC（先进封装）。
第三层：光子与光互连
台积电明确指出这是“未来最重要”的一层，确认了从“电互连”向“全光化”转型的行业趋势。
为了支撑光互连层，台积电的COUPE硅光整合平台（通过3D堆叠集成电子与光子芯片）将在2026年进入全面量产，成为CPO交换机等产品的关键工艺，这意味着硅光/CPO技术的商业化进入加速期
上游核心器件：光芯片与激光器（如源杰、长光）最为直接受益，因为CPO需求会拉动高速光芯片和光源。
中游设备：“卖铲人”逻辑，光电芯片的3D堆叠需要极高精度的封装和测试设备（如罗博）。
光模块与光器件龙头: 行业龙头（易中天）凭借技术积累，正向硅光模块和光引擎等新产品迭代。
以台积电的 COUPE 平台生产工艺来看，光引擎的生产测试流程包括:
1）晶圆级 PIC 生产及主动对准 KGD 测试；
2）EIC 与 PIC 混合键合及主动对准 KGD 测试；
3）光引擎切片封装及主动对准测试。
这其中每一次的主动对准都极其耗时，光纤末端需要寻找光功率最大值，这不仅对耦合设备精度要求极高，且单次对准都需要数分钟的时间。
而 GF 通过与 Senko 的合作将后端封测环节前置，本质上是通过一次高精度有源耦合引入Senko的无源底座，从而将后续环节的低效主动对准耦合测试切换为高效的机械式盲插耦合测试。一旦 Seat 安装完成并校验好初始精度，后续所有的测试都变成了机械式的盲插。测试机台只需将标准的测试引线插入 Seat 即可完成闭环。从而大幅提升生产线的生产效率
具体报道情况
1、如果说过去几年市场熟悉的是CoWos，那么产业下一个要记住的关键词，就是COUPE。
2、相较传统铜线，COUPE可让系统能效提4 倍、延迟低10倍；若进一步与封装平台深度整合，能效甚至可提至10倍，延迟低20倍。
3、未来2-3年，单一AI Rack中的ASIC将从8颗暴增至超500颗，整体系统功耗更将暴增200倍。因此，未来势必导入大量光互连，甚至迈向All Optical（全光化）架构。我们再次强调，Cpo/Oio是Token经济学的必然选择，更低时延=更多Token收入，更低功耗=更少电力成本，同时作用于收入和成本，甚至具备杠杆属性.
