AI重写了光互连的设计规则:从＂可替换模块＂到＂架构基础设施＂,这场转变比想象中来得更快

写在第七届世界光子大会（WPC2026）召开之前

当AI训练集群横跨数千张加速器、全对全通信对延迟零容忍，光I/O已无法再作为独立子系统单独优化。它正在成为制约架构设计、封装策略与系统可靠性的结构性要素——光I/O，已从带宽配置问题演变为系统协同设计问题。

这不是渐进式迭代，而是架构层面的根本性重写。

一、旧模型承压：800G时代的极限

数据速率迈入800G乃至1.6T时代，传统可插拔收发器在三个维度同步遭遇瓶颈：功耗居高不下、面板密度逼近物理上限、电互连损耗随频率上升急剧恶化。这并非工程层面的短板，而是物理规律的客观制约。

共封装光学器件（CPO）由此进入产业视野。其核心逻辑在于：将光纤直接接入封装，大幅缩短ASIC到光引擎之间的电连接路径，从根本上降低功耗与信号损耗。从产品化进展看，2026年业内已出现6.4T socketed CPO方案、200G/lane产品演示及400G/lane InP光引擎，CPO正式从概念验证迈入"可演示、可部署"阶段。

然而，CPO带来的变化远不止物理距离的压缩。将光引擎移入计算封装，意味着将光学、电子、散热三个原本相互隔离的设计域压缩为一个紧密耦合的系统——选择CPO，不是选一个更高性能的模块，而是作出一项系统级架构承诺。

扫码免费参观

二、三条主线并进：解耦铜互连的共同目标

当前围绕光互连的产业演进，形成三条路线梯队接力推进：

CPO（共封装光学），将光学器件移至交换ASIC周边，缩短电互连、降低功耗，是近期规模落地的主战场；

Optical I/O（光学I/O芯粒），将光直接封装为chiplet，面向UCIe等标准化接口，与处理器、加速器、存储实现更深层次的系统集成。Ayar Labs发布的TeraPHY光学I/O chiplet已实现8Tbps带宽，配合16波长SuperNova光源，将I/O从"最后一段铜线"推向"芯粒级光互连"，适配未来分解式、可组合数据中心架构；

三维光子集成，通过垂直堆叠和3D互连持续压缩面积、提升通道密度，已有方案在0.3mm²芯片面积内集成80个光子收发器并实现800Gbps以上通道密度，为CPO与Optical I/O提供底层制造支撑。

三条路线的共同指向，不是单纯提升传输速率，而是将系统级I/O从铜互连的物理约束中彻底解耦。产业节奏上，CPO负责近期替代高功耗可插拔方案，Optical I/O负责中期推进chiplet与异构计算架构融合，三维光子集成长期决定带宽密度与集成上限。

三、真正的战场：封装主导Scaling Laws

光学器件的性能提升，正逐渐让位于一个更深层的制约：封装，已成为光I/O的新型"工艺节点"。

正如晶体管尺寸缩小曾经定义电子系统的发展轨迹，封装与异构集成如今定义着AI数据中心中共封装光学器件的可行性边界。这一判断，有三重现实支撑：

其一，良率叠加效应。 异构集成系统中，逻辑电路、驱动器、光子器件来自不同工艺节点与代工厂，各环节良率的乘积效应随集成密度非线性放大。对准公差、键合质量、热应力的微小波动，均可造成不成比例的整体良率损失。在AI数据中心数万节点的部署规模下，这一损失直接转化为成本压力与运营风险。

其二，热梯度困局。 现代AI加速器功率密度已接近传统冷却方案的极限。在此环境中引入光引擎，不只是增加热负荷，更是以影响光学稳定性的方式重新分布热梯度。谐振光子器件对数度温差高度敏感，3D堆叠将热量垂直集中，使后期热路径优化的空间极为有限。系统最大可用带宽，最终不由光子器件的峰值性能决定，而由封装在动态工作负载下维持热平衡的能力决定。

其三，故障语义重构。 传统架构中，可插拔收发器的故障影响局部可控、维护成本低。CPO打破了这一独立性——光引擎与计算芯片共封装后，故障定位更难，维修代价更高，局部光学问题有可能波及整个封装乃至电路板。

五大关键技术节点——光源异质集成（InP/VCSEL/外置激光源）、微环调制器、封装热设计、标准化接口（UCIe/CXL/CW-WDM MSA）、制造可扩展性——任何一环不通，规模化出货都无从实现。

四、决定普及的关键：生态，而非性能

厘清封装是主要制约因素后，另一个核心判断随之成立：决定CPO能否规模落地的，不是峰值性能指标，而是"系统能效、封装可制造性、标准接口"三者能否同时成立。

基于chiplet的架构，提供了解耦创新风险的路径。AI加速器、交换ASIC与光引擎迭代节奏各异、工艺路线不同。单片集成在带来紧凑设计的同时，也将三者命运深度捆绑——任一环节的技术变更，都可能触发整个封装的重新设计。Chiplet架构允许光功能独立开发、测试与迭代，为快速演进的AI数据中心保留了必要的架构弹性。

然而，chiplet化本身并不能保证可扩展性。缺乏标准化，基于chiplet的光器件将演变为定制孤岛，重蹈早期光学生态碎片化的覆辙。UCIe、CW-WDM MSA等标准的持续推进，正将光I/O从单点演示推向可互操作的芯粒互连生态——标准化不是便利选项，而是降低系统摩擦、推动规模部署的基础设施。

与此同时，评估体系本身也亟待更新。每比特能耗作为光I/O的核心绩效指标，在AI数据中心规模下已显不足。良率调整后的带宽、热稳定吞吐量、运行弹性，正成为更能反映系统真实价值的评估维度。

五、7月北京：这场对话正在发生

上述问题——CPO如何从早期部署走向规模化、封装主导的Scaling Laws如何突破、Chiplet生态的标准边界应划在何处——目前均无现成答案。它们需要器件工程师、封装专家、系统架构师与数据中心运营商，坐在同一个房间里共同面对。

第七届世界光子大会（WPC2026），正是这样的场合。

扫码免费参观

大会由中国光学工程学会（CSOE）与国际光学工程学会（SPIE）等单位共同主办，定于2026年7月17—19日在北京国家会议中心二期举办，是集学术交流、产业联动、成果展示于一体的国际性综合平台。

本届大会包含三大核心板块：

第十五届国际应用光学与光子学技术交流大会（AOPC 2026），聚焦信息通信、智能传感与成像、激光与光电子创新、光电融合、生物医学光子学、能源光子学等前沿方向，同时覆盖精密仪器、智能制造、量子科技、AI、6G、车载光学、低空经济、商业航天、高端芯片等热点应用赛道；

第十七届中国光电子产业博览会，汇聚光电子全产业链企业，集中展示组件、芯片、器件、模块、设备与系统解决方案，推动产学研深度对接；

智能光子学专题交流会，围绕智能光学成像与显示、智能光学通讯与存储、智能光电材料与光子器件、光学神经网络与光子计算、光学计算软硬件协同范式、智能光学和光子学集成应用六大议题方向，邀请来自清华大学、哈尔滨工业大学、上海交通大学、浙江大学、华中科技大学、北京理工大学、香港科技大学（广州）及西班牙阿利坎特大学等国内外顶尖机构的学者开展专题报告。

三会联动，从底层器件到系统架构，从算法模型到产业落地，构建起当前光子学领域规模最大的国际综合交流平台之一。

共封装光学的下一阶段，与其说取决于某项单点突破，不如说取决于产学研能否在同一个平台上直面尚无定论的核心问题。 7月北京，这一平台已经就位。

扫码免费参观