夜雨聆风
🔷AI算力迈向高功耗、高密度、3D异构集成新时代🔷实时可编程电源管理成为突破功耗与散热瓶颈的关键
AI算力越强，功耗就越高。当GPU、AI加速器从单Die走向Chiplet、2.5D/3D甚至晶圆级集成之后，真正限制算力继续扩张的，已经不只是晶体管和先进封装，供电、功耗与散热正在成为新的核心瓶颈。报告也明确指出，Power Management正在直接影响AI系统的“Cost per Token”。
今天，小编就结合这份报告，带大家看看AI加速器的电源管理技术正在发生怎样的变化。从细粒度温度/电压感知、Massive MIMO控制，到RISC-V ControlPULP、Multi-Die电源管理，再到“AI管理AI”，一套面向下一代AI芯片的智能Power Management体系正在形成。未来，如何让数百甚至更多计算单元在有限的功耗和散热预算下高效运行，或许将成为决定AI算力能否继续Scaling的关键。
一、这份材料真正想说明什么？
随着AI加速器从单芯片走向异构计算、2.5D/3D、多Die甚至晶圆级集成，功耗和散热正在成为AI算力扩展的核心瓶颈，因此Power Management（PM，电源管理）必须从传统粗粒度控制升级为细粒度、实时、可编程、跨Die的智能控制系统，并进一步利用AI来管理AI芯片自身的功耗。
二、AI芯片首先遇到的不是算力瓶颈，而是功耗与散热瓶颈
报告开篇指出，服务器芯片的TDP一直在增长，但AI芯片的TDP增长速度更快。原因并不只是单颗GPU功耗增加，而是AI系统正在向超高密度、2.5D→3D以及Wafer-Scale Integration演进。
展示了TSMC SoW（System-on-Wafer）的演进：从传统CoWoS到更大规模的SoIC/CoWoS，再到晶圆级SoW-X，计算规模可以达到传统方案的数十倍。
与此同时，进一步给出了一个很有冲击力的趋势——MW AI Rack。报告引用的路线图预计，到2029年前后，极端AI机架的峰值功率密度可能向约1MW级别演进。
为什么AI功耗增长如此快？报告总结了三个原因：
GPU/TPU密度越来越高 + AI训练/推理长期保持高利用率 + 芯片为了低延迟而越来越紧密地封装在一起。
这使得单芯片、封装乃至整个Rack的供电与散热压力同步增加。
三、AI加速器进入“异构计算”时代，Power Management复杂度急剧上升
报告第二条重要主线，是AI计算架构正在经历一场“Cambrian Explosion（寒武纪大爆发）”。
未来不再只有CPU和GPU，而是大量 Domain-Specific Architectures（领域专用架构）同时存在。
架构图展示得非常清楚：一个系统内部可能同时包含CPU Core、共享内存加速器、Decoupled Accelerator、Tightly Coupled Accelerator以及Local/Global/Off-Chip Interconnect。也就是说，加速开始同时发生在Local、Global、Package和System多个尺度。
报告随后列举Google Ironwood以及AMD、Meta、d-Matrix、Intel等案例，说明未来AI芯片会越来越走向Heterogeneous Computing + 3D Integration。这直接改变了Power Management的难度。
因为CPU、GPU、AI Accelerator、Memory、PIM等模块的负载、频率、电压、温度和功耗都不同，传统“整个芯片统一调频调压”的方式已经越来越难满足需求。
因此报告提出AI芯片越异构，Power Management就必须越细粒度、越异构化。
四、3D集成推动电源管理进入Massive MIMO时代
这份报告非常重要的一个概念是 Massive MIMO Power & Thermal Management。
随着2.5D、3D、多Die架构出现，系统内部同时存在大量传感器和执行器。
传感器需要实时监测Temperature、Vdd Droop、PVT、Utilization、Power等。
执行器则需要实时控制Frequency、Vdd、Vbb、Power Gating、Clock Gating以及主动散热。
因此电源管理不再是简单的“一输入一输出”，而逐渐变成大量输入变量控制大量输出变量的Massive MIMO闭环控制问题。
报告甚至认为，随着3D Integration继续发展，主动散热本身也可能走向Fine-Grained Control。
五、温度、电压监测正在从粗粒度走向Ultra-Fine-Grained Sensing
为了实现Massive MIMO控制，第一步就是必须“看得足够细”。
报告介绍Intel在ISSCC 2025展示的微型数字温度传感器阵列，通过在芯片内部大量部署Micro-scale Sensor，提高温度空间分辨率，从而做出更精准的热管理决策。
紧接着，又介绍Samsung的Ultra-Fine-Grained Vdd Droop Sensing，也就是对芯片内部局部供电电压下降进行更细粒度监控。
因此未来AI芯片的PM逻辑实际上正在形成 大量传感器 → 实时采集温度/电压/功耗 → 控制算法 → 动态调节电压/频率 → 控制局部功耗和温度。
六、供电也进入Fine-Grained Regulation时代
“看得细”之后，还必须“调得细”。
报告介绍了 Fine-Grained Vdd Regulation。电路图展示了一种Buck + 多LDO架构，通过Runtime Reconfigurable Connectivity，根据不同计算区域的电压需求动态分配供电资源。
其目标是在满足每个Vdd目标的情况下，把Vbuck尽可能降低。
这意味着未来AI芯片供电架构不只是提高转换效率，而是开始根据不同Core/Accelerator的实时负载进行局部、动态、细粒度电压调节。
七、Power Management从芯片内部扩展到整个系统
报告随后从芯片级进一步上升到System-Level Power Management。
架构图非常关键。整个电源管理体系已经横跨：
Application → Operating System → Power Controller → VRM → BMC → System Management / Resource Manager。
其中芯片内部拥有PVT、Utilization等Sensor，Power Controller可以控制Frequency、Vdd、Vbb、Power Gating、Clock Gating等参数；应用层则可以提出Power Cap、Energy、Throughput等不同优化目标。
同时，系统需要通过ACPI、SCMI、PMBus、AVSBus、MCTP/PLDM等标准接口连接OS、VRM和BMC。
因此未来的AI Power Management实际上是一个Chip → Package → Board → Rack → System多层协同控制问题。
八、ControlPULP：给AI/HPC芯片增加一个专门的“电源管理加速器”
这份报告最核心的技术案例之一，是 ControlPULP。
传统Power Management Controller通常依赖一个小型单核MCU，但随着AI/HPC芯片需要控制的Core数量不断增加，同时控制算法越来越复杂，传统单核控制器开始面临两个问题 控制对象越来越多 + 高级DTPM算法计算量越来越大。
而电源管理又必须满足Real-Time Constraint——控制任务必须在规定周期内完成，而且Jitter必须非常小。
因此研究团队提出ControlPULP：Open-source Controller for Power Management。
它本质上可以理解成一个专门负责“管理芯片功耗的可编程加速器”。
九、ControlPULP采用RISC-V多核架构，把PM计算本身加速
ControlPULP采用了非常有意思的异构结构。
一个单核Subsystem使用 32-bit CV32E40P + 512KiB Scratchpad Memory，负责执行主要Control Policy，并把复杂任务Offload给Accelerator Cluster。
另外一个多核Cluster则包含8个32-bit CV32E40P + 64KiB Scratchpad Memory，负责把控制算法并行化，从而提高实时PM计算速度。
同时，它还加入SCMI Mailbox、快速RISC-V中断控制器CLIC、DMA以及与VRM/BMC连接的Out-of-Band Transport。
换句话说未来AI芯片不仅需要AI Accelerator，甚至还需要一个“Power Management Accelerator”。
十、ControlPULP性能提升约5倍，而面积开销不到HPC芯片1%
这个架构并不是单纯的概念设计。
报告给出了GF22工艺下的实现结果：1个Manager Core + 1个Cluster + 512KiB/64KiB Memory，工作频率500MHz。
总面积约 9.1 MGE，作者估算，在现代工艺节点下，其面积不到HPC处理器Die的1%。
但性能收益非常明显。
针对72个受控Core组成的Massive MIMO系统，Programmable Accelerator + DMA可以让Power Control Firmware的执行速度相比单核提高约5倍。
还指出，这种加速能够大幅增加Real-Time控制周期中的“Slack”，从而允许系统运行更加复杂的Power Management Policy。
十一、从ControlPULP走向ControlPULPlet：电源管理开始进入Chiplet时代
报告进一步提出了 ControlPULPlet。这意味着PM Controller本身也开始从Single Die走向Multi-Die。
新架构加入CV32RT快速RISC-V中断处理 + D2D（Die-to-Die）互连 + Scatter-Gather DMA + 64× Mailboxes。
其中D2D明确面向Chiplet-based Power Control。这一点非常值得关注。
当未来AI芯片由GPU Die、CPU Die、HBM、I/O Die、Accelerator Die等大量Chiplet组成之后，Power Management也必须跨Die协同。
因此AI先进封装不仅带来Die-to-Die数据互连问题，也正在产生新的Die-to-Die Power Management问题。
十二、最终方向：用AI管理AI芯片本身
报告最后进入一个很有意思的主题Using AI for Managing AI。也就是用AI管理AI。
例如介绍利用Machine Learning建立Current Sensing模型，通过Ring Oscillator Sensor以及真实Silicon Data训练模型，实现更准确的电流估计，而且能够适应Voltage和Temperature变化。更进一步，Power Management的Control Policy本身也可以利用Reinforcement Learning（RL）进行Offline Learning，然后在芯片实际运行过程中Online Fine-Tuning。
所以未来Power Management可能从传统的Rule-based Control逐渐走向AI-based Adaptive Control。
🏁 小编总结
随着AI加速器向高功耗、高密度、异构计算、2.5D/3D和Multi-Die架构快速演进，功耗、供电和散热已经成为AI算力继续扩展的重要瓶颈。传统粗粒度Power Management难以满足未来需求，电源管理正在向Ultra-Fine-Grained Sensing、Fine-Grained Voltage Regulation、Massive MIMO Control、Real-Time Programmable PM Controller以及Multi-Die Power Management演进。以ControlPULP/ControlPULPlet为代表的RISC-V可编程电源管理架构，则进一步把PM本身“加速器化”；未来甚至将通过ML和强化学习，实现“AI管理AI”的智能电源管理体系。
资料整理耗时耗力，专为学习与深度交流而备。若您希望获取报告原件，或有额外资源等需求，欢迎私信联系！
除公众号发布的资料外，我们的知识星球——「芯联汇」还有更丰富和富有价值的资源，包括：
最新的技术与市场深度分析报告
全球半导体龙头企业产品路线图
顶尖科研院所和高校的研究成果和讲义教程
半导体各细分领域的趋势判断
行业峰会演讲精华与专家访谈实录
欢迎扫码加入，与更多行业同行交流，开启您的半导体知识进阶之旅！
关注芯联汇，掌握"芯"讯息