文档内容
计算机组成与体系结构第一章总结
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
1、 电子计算机的分类：电子模拟计算机和电子数字计算机
特点：模拟计算机是数值由连续量来表示，运算过程连续；
数字计算机是按位运算，并且不连续地跳动计算；
2、 电子（数字）计算机分类
专用计算机和通用计算机（依据效率，速度，价格，运行的经济性和适应性划分）
3、 计算机系统由硬件和软件两大部分组成
4、 硬件
（1）一般的计算机结构框图（运算器为中心） 一般的计算机结构框图（存储器为中心）
输入设备 存储器 输出设备
控 运
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd制268算8 银行笔试助攻加微信：qitd2688
器 器
地址线
控制线
数据线
（2）冯.诺依曼计算机的特点
采用二进制表示机器指令和数据
硬件系统由运算器、控制器、存储器、输入设备和输出设备五大部分组成
程序和数据预先存放在存储器中，存储器按地址编址
操作时根据程序中指令的执行顺序，从存储器中取出指令或数据，由控制器解释，运
算器完成运算
设计思想：采用二进制表示各种信息以及存储程序和程序控制。存储程序的概念是将
解题程序（连同必须的原始数据）预先存入存储器；程序控制是指控制器依据所存储
的程序控制全机自动、协调地完成解题任务。存储程序并按地址顺序执行。存储程序
和程序控制统称为存储程序控制。（3）硬件各个主要部分
①运算器：(如右图)
算术运算和逻辑运算
在计算机中参与运算的数是二进制的 运算电路单元
运算器的长度一般是8、16、32或64位
②存储器：
寄存器B 累加器A
存储数据和程序
容量 ——存储器所有存储单元的总数
（存储单元（保存一个数16个触发器）、存储单元地址（每个存储单元的编号）、容量单位）
内存储器（ROM、RAM）：半导体存储器
外存储器：计算机中配备了存储容量更大的磁盘存储器和光盘存储器
存储器单位：210 byte＝1K 210 K＝1M 210 M＝1G 210 G＝1T
③控制器：
指令和程序（每一个基本操作叫做一条指令；解决某一问题的一串指令序列叫做程序）
银行笔试助攻加微信：qitd2688 指令的银形式行——笔操作试码和助地址攻码：加指令微的内容信由两：部分q组i成td，操2作6的8性8质和操作数银的 行笔试助攻加微信：qitd2688
地址；前者称为操作码，后者称为地址码。
控制器的基本任务：按照一定的顺序一条接着一条取指令、指令译码、执行指令。
取指周期和执行周期：控制器按照时序工作,通常将分为两个过程:
取指周期:从内存读出的信息流是指令流，它流向控制器；
执行器周期:从内存读出的信息流是数据流，它由内存流向运算器。
PS：（出题）——CPU如何识别从主存取出来的二进制代码是指令还是数据？
从时间来说：取指令事件发生在“取指周期”
取数据事件发生在“执行周期”
从空间来说：取出的代码是指令，一定送往指令寄存器（控制器）
取出的代码是数据，一定送往数据寄存器（运算器）
④适配器与输入输出设备：适配器是接口
PS：控制器和运算器合称为中央处理器CPU ，CPU和内存储器合称为计算机主机。
5、 软件
分为系统软件和应用软件
系统软件分类：
①各种服务性程序②语言程序③操作系统④数据库管理系统
系统软件发展历史：
银行笔试助攻加微信：qitd2688手编程序银——行汇编笔程序试——助算法攻语言加——微操作信系统：——数q据it库d 2688 银行笔试助攻加微信：qitd2688
6、 计算机系统组成框图汇总：高级语言机器
银行笔试助攻加微信：qitd268 8 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
虚拟机M4
编译程序
7、 计算机系统的层次结构：（层次图如右）
第0级由硬件实现 汇编语言机器
软件
虚拟机M3
第1级由微程序实现
汇编程序
第2级至第6级由软件实现
由软件实现的机器称为：虚拟机 操作系统级
虚拟机M2
第2级是传统指令系统（机器语言）机器
操作系统
第3级是操作系统机器
操作系统是运行在第２级上的解释程序 一般机器级
虚拟机M1
第4级是汇编语言机器
第5级是高级语言机器 微程序 硬件
第6级是应用语言机器(图中未显示) 微程序设计级
虚拟机M0
每一级都能进行程序设计
由硬件直接执行
8、 软件和硬件的逻辑等价性：
任何操作可以由软件来实现也可以有硬件来实现（设计计算机系统时，应考虑各个方面
的因素：价格、速度、可靠性、存储容量、变更周期）
固件——功能上是软件，形态上是硬件
银行笔试助攻加微信：qitd26898、 计算机体银系结行构的笔定义试： 助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
定义一：
Amdahl 于 1964 年在推出 IBM360 系列计算机时提出：程序员所看到的计算机系统的属
性，即概念性结构和功能特性
定义二：
计算机系统结构主要研究软硬件功能分配和对软硬件界面的确定
10、 改进计算机性能
基本方法：加快经常性事件的执行速度
Amdahl 定律：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与
这种执行方式的使用频率或占总执行时间的比例有关。
在Amdahl定律中，加速比与两个因素有关： 可改进部分占用的时间
Fe= ，
改进前整个任务的执行时间
改进前改进部分的执行时间
Se=
改进后改进部分的执行时间
T 1
0
S = =
n T n (1 − F) F e
e + S
e改进后整个系统的加速比为：
eg. 某一部件的处理速度加快到10倍，该部件的原处理时间仅为整个运行时间的40%，
所以，其中—— Fe=0.4, Se=10 ，代入公式即可
11、 计算机系统的主要技术指标：
（1） 机器字长：运算器一次运行二进制位数
（2） 运算速度：描述一台计算机的运算速度的单位应该是每秒执行多少条指令
单位是MIPS（百万条指令每秒）
式中，n—指令的种类
银行笔试助攻加微信：qitd2688 银fi —行第i笔种指试令在助程序中攻出现加的频微度（信%）： qitd2688 银行笔试助攻加微信：qitd2688
ti —第i种指令的指令周期
浮点数操作次数
对于带有浮点运算的计算机系统，常用每秒百万个浮点操作——M FLOPS=
执行时间×106
（3） 机器容量:计算机的容量实际上是指机器内部主存储器的容量。
（4） 吞吐量:计算机系统的吞吐量是指计算机在单位时间内能处理的信息量。
（5） 响应时间:响应时间指从给定计算机输入到出现对应的输出之间的时间间隔。响
应时间取决于用户输入的信息、系统特性以及在用户输入信息时系统正在处理
的其他负载。
计算机组成与体系结构第二章总结
1、 定点表示法概念
（1） 纯小数
①x x x x … x x (x0表示符号位，x1—xn为尾数)
0 . 1 2 3 n-1 n
-n
②表示范围：（表示数的范围是 0≤|X|≤1－2 ）
x=0.00...0 x=0 正0和负0都是0
x=1.00...0
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
x=0.11...1 最大
-n
x=1－2
x=0.00...01 最接近0的正数
-n
x=2
x=1.00...01 最接近0的负数
-n
x=－2
x=1.11...1 最小
-n
x=－（1－2 ）
（2） 纯整数
①x x x x … x x （X0为符号位，后面为尾数，小数点在最后）
0 1 2 3 n-1 nn
②表示数的范围是 0≤|ｘ|≤2 －1
2、 浮点表示法概念
（1）格式:N=RE.M （基数R为固定值；E为指数；M为尾数）
（2）机器中表示
3、 数的机器码表示
（1） 原码：
注意符号位——0正1负；
有+0和-0之分，字长8为的范围是-127到+127；
（2） 补码：
正数补码与原码相同；负数补码为其原码右数第一个 1 开始，左边的都取反，
银行笔试助攻加微信：qitd2688 银右边行的都笔不变试（包括助这个攻1）加； 微信：qitd2688 银行笔试助攻加微信：qitd2688
无正负0之分；
取值范围：-2 n ~2 n -1(定点整数） 定点小数：1～1-2 -n
字长8位的范围是-128到+127；
（3） 反码：
正数反码与原码，补码相同；负数补码符号位为1，其余与原码各位相反；
有正负0之分；
字长8位，取值范围-127到+127；
（4） 移码：
移码与补码符号位互为相反数，其余各位相同；
无正负0之分；
字长8位，取值范围与补码相同；
4、 数据格式
（1） 单精度（32）和双精度（64）；
（2） 尾数用原码，指数用移码；
（3） 一个规格化的32位浮点数x的真值表示为 x=(-1) S×(1.M)×2 E-127
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qi td2688 银行笔试助攻加微信：qitd2688
（4） 规格化的64位浮点数x的真值为： x=(-1)S×(1.M)×2E-1023
（5） 规格化表示：
尾数的最高位为非零数值的浮点数
（6） 浮点数的范围：
格式 最小值 最大值
单精度 E=1, M=0, E=254, f=.1111…,
1.0×21-127 = 2-126 1.111…1×2254-127
= 2127×(2-2-23)
双精度 E=1, M=0, E=2046, f=.1111…,
1.0×21-1023 =2-1022 1.111…1×22046-1023
=21023×(2-2-52)5、 补码加减法
（1） 补码加法
公式：[x+y]补=[x]补+[y]补 (mod 2)
（2） 补码减法
公式：[x-y]补=[x]补-[y]补=[x]补+[-y]补(mod 2)
（3） 溢出问题
①溢出检测方法一：双符号位（变形补码）
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
Sf1 、Sf2表示两位符号位
②溢出检测方法二：单符号位
Cf为符号位产生的进位,C0为最高有效位产生
（4） 基本加法和减法器
①半加器（不考虑低位进位）和全加器（考虑低位进位和向高位的进位）
一位全加器的逻辑表达式：
⊕ ⊕
Si=Ai Bi Ci
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
Ci+1=AiBi+BiCi+AiCi = AB +(A ⊕ B)C = AB.(A ⊕ B).C
i i i i i i i i i i
6、 定点乘法运算
（1） 定点原码乘法银行笔试助攻加微信：qitd2688 银与门行延时笔+（n试-1）和助运算攻延时加+（n微-1）信进位：延时q itd2688 银行笔试助攻加微信：qitd2688
tm=2T+(n-1)6T+(n-1)2T=(8n-6)T
（2） 定点补码乘法
原理：算前求补－乘法器－算后求补
E=0时，输入和输出相等
E=1 时，则从数最右端往左边扫描，直到第一个 1 的时候，该位和右边各位
银行笔试助攻加微信：qitd2688 银行笔保持试不变助，左攻边各加数值微位按信位取：反 qitd2688 银行笔试助攻加微信：qitd2688
时间延迟分析：转换n+1位带符号的时间延迟为t=n*2T+5T，其中n*2T为或
门延迟时间，5T为最高位与门和异或门的时延。
（3） 总结：
原码阵列乘法只需另加符号位的处理。
补码阵列乘法可对负操作数求补（得绝对值）后相乘；
再由乘积符号位决定是否对乘积求补即可
7、 定点除法运算
（1） 原码除法：
符号位单独处理，尾数相除（2） 不恢复余数除法（加减交替法）：
计算步骤如下：
1、判断被除数 < 除数，除数是否为0；
2、减除数，得到余数；
银行笔试助攻加微信：qitd2688 银3、余行数为笔负，试商为助0；攻 加微信：qitd2688 银行笔试助攻加微信：qitd2688
4、余数、商一起左移；
5、余数为正，商为1；
6、最后余数是否要修正
Eg.
8、 定点运算器的组成
（1）基本组成包括：
银行笔试助攻加微信：qitd2688算术逻辑银运算行单元笔ALU试：核助心部攻件 加微信：qitd2688 银行笔试助攻加微信：qitd2688
暂存器（数据缓冲器）：用来存放参与计算的数据及运算结果，它只对硬件设计者可见，
即只被控制器硬件逻辑控制或微程序所访问
通用寄存器堆：用于存放程序中用到的数据，它可以被软件设计者所访问。
内部总线：用于连接各个部件的信息通道。
（2）逻辑元算单元ALU
片内先行进位(并行进位)
C n＋1 ＝Y 0 ＋X 0 C n
C n＋2 ＝Y 1 ＋X 1 C n＋1 ＝Y 1 ＋Y 0 X 1 ＋X 0 X 1 C n
C n＋3 ＝Y 2 ＋X 2 C n＋2 ＝Y 2 ＋Y 1 X 1 ＋Y 0 X 1 X 2 ＋X 0 X 1 X 2 C n
C n＋4 ＝Y 3 ＋X 3 C n＋3 ＝Y 3 ＋Y 2 X 3 ＋Y 1 X 2 X 3 ＋Y 0 X 1 X 2 X 3 ＋X 0 X 1 X 2 X 3 C n
令G＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3，P＝X0X1X2X3
G为进位发生输出，P为进位传送输出
则 C =G+PC
n+4 n银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银 行笔试助攻加微信：qitd2688
74181ALU逻辑图（总体）
M=L时，对进位信号没有影响，做算术运算
M=H时，进位门被封锁，做逻辑运算
成组先行进位部件CLA74182逻辑图
银行笔试助攻加微信：qitd2688 银行G*笔为成试组先助行进攻位发生加输出微 信：qitd2688 银行笔试助攻加微信：qitd2688
P*为成组先行进位传送输出16位先行进位ALU （内先行进位,片间先行进位）
32位
（3） 数据总线
分类：
所处位置——内部总线（CPU内） 外部总线（系统总线）
逻辑结构——单向传送总线 双向传送总线（三态门，OG门）
（4） 定点运算器的基本结构
①单总线结构的运算器
银行笔试助攻加微信：qitd2688 银两行个操笔作数试分时经助总线攻进入加锁存微器A信和B：，运q算结it果d也2通过6单8总8线送回 银 行笔试助攻加微信：qitd2688
②双总线结构的运算器
两个操作数通过各自的总线送加法器运算，运算结果通过其中一总线送回
③三总线结构的运算器
两个操作数和操作结果通过各自的总线传送
9、 浮点运算方法和浮点运算器
（1） 浮点加减运算
①两个浮点数ｘ和ｙ,它们分别为
Ex
x＝2 ·Mx
Ey
y＝2 ·My
Ex和Ey分别为数x和y的阶码，Mx和My为数x和y的尾数，运算法则：
ｘ±ｙ＝(M x 2 Ex－Ey±M y )2 Ey Ex<=Ey
②运算步骤
——0 操作数的检查,看有无简化操作的可能；
——比较阶码大小并完成对阶（小阶向大阶对齐）；
银行笔试助攻加微信：qitd2688 银——行尾数笔进行试加或减助运算攻； 加微信：qitd2688 银行笔试助攻加微信：qitd2688
——结果规格化并进行舍入处理
(1)在浮点加减运算时,尾数求和的结果也可以得到01.ф…ф或10.ф…ф,即
两符号位不等,此时将运算结果右移以实现规格化表示,称为向右规格化。
(2)结果是00.0..01.....或11.1...10...时，则向左规格化
——舍入处理：
就近舍入(0舍1入):类似”四舍五入”,丢弃的最高位为1,进1,否则为0
——溢出判断和处理
阶码上溢，超过最大值的正指数值，一般将其认为是＋∞和－∞。
阶码下溢，超过最小值的负指数值，则数值为0
尾数上溢，两个同符号尾数相加产生了最高位向上的进位。处理方法是尾数
右移，阶码加1。
尾数下溢。尾数右移时，最低位从最右端流出。进行要进行舍入处理。
（2） 浮点乘除法运算Ex Ey
①x＝2 ·Mx y＝2 ·My
x*y=2
(Ex+Ey)·(Mx*My)
x/y=2
(Ex-Ey)·(Mx/My)
②运算步骤：
——阶码运算；
——尾数处理；
有两种方法（截尾法、舍入法）
舍入方法——
尾数用原码表示时
只要尾数最低为1或者移出位中有1数值位，使最低位置1；0舍1入
尾数用补码表示时（p57例30）
丢失的位全为0，不必舍入。
丢失的最高位为0，以后各位不全为0时；或者最高为1，以后各位全为0时，
银行笔试助攻加微信：qitd2688 银不必行舍入笔。 试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
丢失的最高位为1，以后各位不全为0时，则在尾数的最低位入1的修正操作。
（3） 浮点运算流水线
①原理：
一个任务分解为几个有联系的子任务。每个子任务由一个专门功能部件实现
在流水线中的每个功能部件之后都要有一个缓冲寄存器，或称为锁存器
流水线中各段的时间应该尽量相等，否则将会引起“堵塞”和“断流”的现象
流水线需要有装入时间和排空时间，只有流水线完全充满，才能充分发挥效率
②一个具有k 级过程段的流水线处理 n 个任务需要的时钟周期数为k＋(n－1)
所需要的时间为：
Tk = [k＋(n－1)] ×τ
顺序完成的时间为：TL＝n×k×τ
k级线性流水线的加速比：
银行笔试助攻加微信：qitd2688 银 行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
计算机组成与系统结构第三章总结
1、 存储器概述
（1） 分类
按存储介质分类：磁表面/半导体存储器
按存取方式分类：随机/顺序存取（磁带）
按读写功能分类：RAM：双极型/MOS;;;ROM：MROM/PROM/EPROM/EEPROM/flash
按信息的可保存性分类：永久性和非永久性的
按存储器系统中的作用分类：主/辅/缓
（2） 存储器的分级结构
a） 高速缓冲存储器简称 cache，它是计算机系统中的一个高速小容量半导体存
储器。
b） 主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。
c） 外存储器简称外存，它是大容量辅助存储器。
（3） 主存储器的技术指标
字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。
字节存储单元：存放一个字节的单元，相应的地址称为字节地址。
存储容量：指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储
银行笔试助攻加微信：qitd2688 银的信行息就笔越多试。助 攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据
读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为
存储器存取时间。
存储周期：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大
于存取时间，其时间单位为ns。
存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量
单位。
2、 SRAM存储器
（1） 主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：
静态读写存储器(SRAM)：存取速度快
动态读写存储器(DRAM)：存储容量不如DRAM大。
（2） 基本的静态存储元阵列
有三组信号线：
①地址线：本图中，有6条即A0,A1,A2,A3,A4,A5;指定了存储器容量是2 6 64个
=
存储单元
②数据线：有4条即I/O0,I/O1,I/O2,I/O3。指定了存储器的字长是4位，存储位
元共有64*4==256
银行笔试助攻加微信：qitd2688 银③控行制线笔：本试例中助R/W攻。指加定了微对存储信器读：（高q电i平td），2还6是写8（8低电平）银 行笔试助攻加微信：qitd2688
（3） 基本SRAM逻辑结构多采用双译码方式；
32K*8 位，地址线15条，分为 x方向8条，行译码输出256行；y方向7 条，
列译码输出128列，存储阵列为三维结构，即256行*128列*8位。
双向数据线有8条，即I/O0---I/O7。
写入时，8个输入缓冲器被打开，输出关闭，因而8条I/O数据线的数据写入；
读出时，8个输出缓冲器被关闭，输入关闭，因而8条I/O数据线的数据读出；
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
控制信号中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为
读出使能信号，OE有效时（低电平），门G2开启，当写命令WE=1时（高电平），
门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。
注意，门G1 和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不
写，写时不读。
（4） 存储器的读写周期
读周期——读出时间Taq 读周期时间Trc
写周期——写周期时间Twc 写时间Twd
存取周期——读周期时间Trc=写时间Twd
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
3、 DRAM存储器
（1） 记忆原理
SRAM存储元是一个触发器，具有两个稳定状态；
DRAM存储元由一个MOS晶体管和电容器组成；
由于（c）中读出1是破坏性的，必须恢复存储位元中原存的1；需要刷新
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
（2） 读/写周期
定义：从行选通信号RAS下降沿开始，到下一个RAS信号的下降沿为止的时间，
也即连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。（3） 刷新周期
刷新操作有两种刷新方式：
①集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。
银行笔试助攻加微信：qitd2688 银例如行刷新笔周期试为8m助s的攻内存来加说，微所有信行的：集中q式刷it新d必2须每6隔888ms进行一银次。行笔试助攻加微信：qitd2688
为此将 8ms 时间分为两部分：前一段时间进行正常的读/写操作，后一段时间
（8ms至正常读/写周期时间）做为集中刷新操作时间。
★缺点：有1.024%的时间，即在8ms中有81.92μs不允许访存，CPU要处于等
待状态，影响了计算机的工作效率
★优点：控制逻辑简单，设计容易实现
②分散式刷新:每一行的刷新插入到正常的读/写周期之中。
★缺点：控制逻辑复杂，设计不易实现
★优点：提高了计算机的工作效率
（4） 存储容量的扩充
①字长位数扩充（1M*4位1M*8位）
——三组信号线中，地址线和控制线公用,数据线，单独分开连接
——公式：所需芯片数量=设计要求的存储器容量/选择芯片存储器容量
②字存储容量扩展（1M*8位—>2M*8位）
——三组信号组中地址总线和数据总线公用，控制总线中R/W公用，使能端EN
不能公用，它由地址总线的高位段译码来决定片选信号。
——公式同上
（5） 高级的DRAM结构
银行笔试助攻加微信：qitd2688 银①F行PM D笔RAM试：快助速页模攻式动加态存微储器信 ：qitd2688 银行笔试助攻加微信：qitd2688
②CDRAM：带高速缓冲存储器（cache）的动态存储器
在通常的DRAM芯片内又集成一个小容量的RAM，使DRAM芯片性能显著改进
③SDRAM：同步型动态存储器
④RDRAM: 高速总线方式
4、 只读存储器
（1） ROM称为只读存储器；主要分为两类：
掩膜ROM和可编程ROM（又分为一次性可编程PROM和多次可编程EPROM，
EEPROM）；
（2） 掩膜ROM
有三组信号线：地址线8条，存储容量为2 8 =256；
数据线4条，对应字长4比特；
控制线两条，E ,E ，二者是“与”的关系；当允许ROM读出时，
O 1两者相等且为低电平，输出缓冲器被打开，4位数据O3—O0便输出；
银行笔试助攻加微信：qitd2688（3） 银可编行程RO笔M 试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
①EPROM——光擦除可编程可读存储器
②EEPROM——电擦除可编程只读存储器
5、 闪速存储器
（1） FLASH存储器也称为闪速存储器
（2） 基于EPROM存储元
（3） FLASH存储器的三个主要的基本操作：
①编程操作：写操作。存储元初始状态全为“1”；控制栅加正电压，改写为“0”
状态；控制栅不加正电压，存储元保持“1”状态。
②读取操作：控制栅加正电压。存储元原存1，浮空栅不带负电，开启晶体管；
原存为0，浮空栅带负电，晶体管不能开启导通；
③擦除操作：EPROM外部紫外光照射方式擦除，FLASH点擦除。所有存储元中
浮空栅上的负电荷全部洩放出去。故源极S加上正电压，与编程操作正好相反。
（4） FLASH存储器的阵列结构
有两种：
串行：NOR可以随机存取;
并行：NAND,可以顺序存取,删除时按块操作.
6、 各种存储器的性能比较
银行笔试助攻加微信：qitd2688存储器类银型 行非易笔失性试 助高密攻度 加单微晶体信管存：储元q itd在2系统6中8的8可写性 银行笔试助攻加微信：qitd2688
FLASH √ √ √ √
SRAM × × × √
DRAM × √ √ √
ROM √ √ √ ×
EPROM √ √ √ ×
EEPROM √ √ √ √
7、 并行存储器
（1） 双端口存储器
①逻辑结构左端口和右端口：分别具有各自的地址线（A0—A10），数据线和控制线。
②无冲突读写控制
当两个端口的地址不相同，两个端口上进行读写操作，不发生冲突。任一端口被
银行笔试助攻加微信：qitd2688 选中银驱动行时，笔就可试对整助个存攻储器加进行微存取信，每：一个端q口it都d有2自己6的8片8选控制(CE银)和 行笔试助攻加微信：qitd2688
输出驱动控制(OE)。读操作时，端口 OE(低电平有效)打开输出驱动器，由存储矩阵
读出的数据就出现在I/O线上。
③有冲突读写控制
当两个端口同时存取存储器同一存储单元，发生读写冲突。特设置BUSY标志。
片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口
置BUSY标志(BUSY变为低电平)，即暂时关闭此端口。
④有冲突读写判断
(1)如果地址匹配且在 CE 之前有效，片上的控制逻辑在 CE 和 CE 之间进行判断
L R
来选择端口(CE判断)。
(2)如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选
择端口(地址有效判断)。
（2） 多模块交叉存储器
①存储方式：
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
顺序方式：高位选模块，低位选块内地址
某个模块进行存取时，其他模块不工作
优点：某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器
容量比较方便
缺点：各模块串行工作，存储器的带宽受到了限制交叉方式：高位选块内地址，低位选模块
连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。
优点：对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。
使用场合为成批数据读取。
②基本结构：
通常在一个存储器周期内，m个存储体必须分时启动，则各个存储体的启动间隔
为 τ = T / m （m为交叉存取度）
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
（T存取一个字的存储周期，总线传送周期为）
8、 cache存储器
（1） 基本原理
1）cache 是介于CPU和主存之间的小容量存储器，但存取速度比主存快。主存
容量配置几百MB的情况下，cache的典型值是几百KB。cache能高速地向CPU
提供指令和数据，从而加快了程序的执行速度。
2）从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。为追求高速，
包括管理在内的全部功能由硬件实现，因而对程序员是透明的。
3）Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近
的数据。
4）CPU与Cache之间的数据传送是以字为单位,主存与Cache之间的数据传送是
以块为单位
5）CPU 读主存时，便把地址同时送给 Cache 和主存，Cache 控制逻辑依据地址
判断此字是否在Cache中，若在此字立即传送给CPU，否则，则用主存读周期把
此字从主存读出送到 CPU，与此同时，把含有这个字的整个数据块从主存读出
银行笔试助攻加微信：qitd2688 银送到行cach笔e中。试 助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
（2） Cache命中率
①在一个程序执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完
成存取的总次数，h定义为命中率，则有 h=Nc/（Nc+Nm)
②若tc 表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h
表示未命中率，则cache/主存系统的平均访问时间ta为：ta=h*tc+(1-h)tm
③r=tm/tc表示主存慢于cache的倍率，e表示访问效率，则有
e=tc/ta=tc/（h*tc+（1-h）*tm=1/（h+（1-h）*r=1/(r+(1-r)*h)
（3） 主存与cash的地址映射
① 全相联映射方式
★★映射方法——多对多
★★将地址分为两部分（块号和字），在内存块写入 Cache 时，同时写入块
号标记
★★优点：冲突概率小，cache利用高★★缺点：比较器难实现，需要一个访问速度很快代价高的相联存储器
★★适用于小容量的Cache
② 直接映射方式
★★映射方法——一对多
★★i= j mod m （其中cache行号为i，主存块号为j，m为cache总行数）
主存的0,m,2m......映射到cache的第0行；
主存的1,m+1,2m+1......映射到cache 的第1行；
★★地址分为三部分（tag，行号，字）
★★优点：硬件简单，成本低； 缺点：冲突概率高
★★适用于较大容量的Cache
③ 组相联映射方式
★★前两者的结合（一对多映射）
★★Cache分组，组间采用直接映射方式，组内采用全相联的映射方式
★★Cache分组U，组内容量V
银行笔试助攻加微信：qitd2688 银★行★组笔号：试q= j助 mod攻 u（主加存第微j块信内容：拷贝q到iCtacdhe2的6q组8中8的某行） 银行笔试助攻加微信：qitd2688
★★v=1，则为直接相联映射方式；u=1，则为全相联映射方式
（4） 替换策略
①LFU（最不经常使用）：被访问的行计数器增加1，换值小的行，不能反映近期
cache的访问情况
②LRU（近期最少使用）：被访问的行计数器置0，其他的计数器增加1，换值大
的行，符合cache的工作原理
④ 随机替换：从特定的行位置中随机地选取一行换出即可。
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
（5） 写操作策略
① 写回法：换出时，对行的修改位进行判断，决定是写回还是舍掉。
② 全写法：写命中时，Cache与内存一起写
③ 写一次法：与写回法一致，但是第一次Cache命中时采用全写法
计算机组成与体系结构第四章总结
1、 指令：就是要计算机执行某种操作的命令
2、 计算机的指令有微指令、机器指令和宏指令之分
微指令是微程序级的命令，它属于硬件；
宏指令：由若干条机器指令组成的软件指令，它属于软件；
机器指令：介于微指令与宏指令之间，通常简称为指令，每一条指令可完成一个独立的算术运算或逻辑运算操作。
3、 一台计算机中所有机器指令的集合，称为这台计算机的指令系统
4、 指令系统的发展情况
（1） 复杂指令系统计算机：简称CISC
（2） 精简指令系统计算机：简称RISC
5、 指令系统的性能要求
完备性：完备性是指用汇编语言编写各种程序时，指令系统直接提供的指令足够使用，
而不必用软件来实现。
有效性：有效性是指利用该指令系统所编写的程序能够高效率地运行。
规整性：规整性包括指令系统的对称性、匀齐性、指令格式和数据格式的一致性。
兼容性：系列机各机种之间具有相同的基本结构和共同的基本指令集，因而指令系统是
兼容的，即各机种上基本软件可以通用。
6、 指令格式
（1） 机器指令用机器字来表示。表示一条指令的机器字，称为指令字，简称指令。
银行笔试助攻加微信：qitd2688（2） 银指令行格式笔，指试令字助用二进攻制代加码表微示的信结构：形式q，i由t操d作2码6字8段8（表征指令银的 行笔试助攻加微信：qitd2688
操作特性与功能）和地址码字段（指定参与操作的操作数的地址）组成。
（3） 操作码
① 指令的操作码OP表示该指令应进行什么性质的操作
② 位数一般取决于计算机指令系统的规模
（4） 地址码
① 一般操作数有被操作数，操作数以及操作结果这三种数，形成了三地址指令
格式。
② 三地址指令
操作码θ，第一操作数A1， 第二操作数A2，结果A3
③ 二地址指令
操作码θ第一操作数A1第二操作数A2
银行笔试助攻加微信：qitd2688 银从行操作笔数的试物理助地址攻归结加为三微种类信型：： qitd2688 银行笔试助攻加微信：qitd2688
SS 存储器-存储器类型——访问内存的指令格式（最慢）
RS 寄存器-存储器类型——既要访问内存，又要访问寄存器
RR 寄存器-寄存器类型——访问寄存器的指令格式（最快）
④ 一地址指令
操作码θ 第一操作数A1
⑤ 零地址指令
操作码θ,“停机”、“空操作”、“清除”等控制类指令。
（5） 指令字长度
指令字长度：一个指令字中包含二进制代码的位数
机器字长：计算技能直接处理的二进制数据位数，通常与主存单元的位数一致。
分类：指令字长度等于机器字长称为单字长指令；等于半个机器字长度，称为半
字长指令；等于两个机器字长度的指令，称为双字长指令。
（6） 指令助记符
为了便于书写和阅读程序，每条指令通常用3个或4个英文缩写字母表示。
（7） Pentium指令格式
① 指令长度可变，最短1个字节，最长12个字节，典型的CISC指令系统
② 可选前缀（0~4）、操作码（1~2）、一个由 mod-R/M 字节和一个 SIB 比例变
址字节组成的地址指定器、一个可选的位移量（0~4）和一个可选的立即数
字段（0~4）构成
前缀：
指令：
银行笔试助攻加微信：qitd2688 银指行令前笔缀：试包括助LOC攻K(锁加定)前微缀和信重复：前缀q。LiOtCdK前2缀6用8于多8CPU环境银中 行笔试助攻加微信：qitd2688
对共享存储器的排他性访问。重复前缀用于字符串的重复操作
段取代：用于改变默认段寄存器的情况
操作数长度取代和地址长度取代：用于在保护模式下决定操作数和指令长度
操作码是必须的，1～2个字节
Mod、Reg、R/M为共1个字节，是可选的
mod-R/M指定的操作数是在R中还是在M中。
mod（2位）R/M（3位）的32种值构成了8种寄存器方式和24种变址方式
Reg或OP（3位）指定另一个操作数（寄存器）或用作OP的补充。
S、I、B共1个字节，分别是比例系数、变址寄存器号、基址寄存器号，可选
SS（2）指定比例变换的因子，Index（2）指定变址寄存器，Base（3）指定基址寄存器
位移量：可以是0，1，2，4个字节 立即数：可以是0，1，2，4个字节
7、 操作数类型
地址数据:地址实际上也是一种形式的数据。
数值数据:计算机中普遍使用的三种类型的数值数据。
字符数据:文本数据或字符串，目前广泛使用ASCII码。
逻辑数据:一个单元中有几位二进制bit项组成，每个bit的值可以是1或0。当数据以这
银行笔试助攻加微信：qitd2688种方式看银待时行，称笔为逻试辑性助数据攻。 加微信：qitd2688 银行笔试助攻加微信：qitd2688
8、 指令和数据的寻址方式
（1） 寻址方式：指 CPU 根据指令中给出的地址码字段寻找相应的操作数的方式，它
与计算机硬件结构紧密相关，而且对指令的格式和功能有很大的影响
（2） 指令的寻址方式
① 顺序寻址方式
必须使用程序计数器PC来计数指令的顺序号
② 跳跃寻址方式
（3） 操作数基本寻址方式
根据操作数放在不同的地方，从而派生各种不同的寻址方式① 隐含寻址
银行笔试助攻加微信：qitd2688 银指行令中笔隐含试着操助作数攻的地加址 微信：qitd2688 银行笔试助攻加微信：qitd2688
② 立即寻址
指令的地址字段指出的不是操作数的地址，而是操作数本身
提高了指令的执行速度；操作数不能修改；大小有限；灵活性差
③ 直接寻址
指令中地址码字段给出的地址A就是操作数的有效地址EA
操作数地址不能修改；绝对寻址方式；
④ 间接寻址
指令的地址码部分给出的地址A不是操作数的地址，而是存放操作数地址的
主存单元的地址 EA＝(A)
至少两次访问主存，降低了执行速度
⑤ 寄存器寻址
指令的地址码部分给出 CPU 内某一通用寄存器的编号，指令的操作数存放
在相应的寄存器中，即EA=Ri （RR型指令）
银行笔试助攻加微信：qitd2688 银⑥ 寄行存器笔间接试寻址助 攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
操作数放在主存储器中，而操作数的地址放在某一通用寄存器中，然后在指
令的地址码部分给出该通用寄存器的编号，这时有EA=(Ri)
⑦ 偏移寻址——直接寻址和寄存器间接寻址方式的结合
指令中有两个地址字段，至少一个是显示的。
一个地址字段的形式地址A直接使用；
另外一个地址字段，或基于操作码的一个隐含引用，某个专用寄存器。
a) 相对寻址专用寄存器是程序计数器PC，EA=A+（PC）
b) 基址寻址
基准地址放在基址寄存器Rb，EA＝(Rb)＋D
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
c) 变址寻址
将指令的地址码部分给出的基准地址 A 与 CPU 内某特定的变址寄存器
Rx中的内容相加，以形成操作数的有效地址，即：EA＝A＋(Rx)
⑧ 段寻址
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
⑨ 堆栈寻址
寄存器堆栈和存储器堆栈
先进后出PUSH，压入栈顶地址，指示器减1；POP，栈顶地址弹出，指示器加1
9、 典型指令
（1） 指令系统应当有数据处理、村居存储、数据传送、程序控制四大类指令
数据传送类指令
一般传送指令： MOV AX，BX
数据交换指令： XCHG
堆栈操作指令： PUSH，POP
运算类指令
算术运算指令、逻辑运算指令、移位指令
程序控制类指令
程序控制类指令用于控制程序的执行方向，并使程序具有测试、分析与判断的能力。
输入和输出指令、字符串处理指令、特权指令、其他指令
计算机组成与体系结构第五章总结
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
1、 CPU的功能与组成
（1） CPU的功能：
取指令 操作控制、时间控制→执行指令
指令控制（程序的顺序控制）
操作控制（一条指令有若干操作信号实现）
时间控制（指令各个操作实施时间的定时）
数据加工（算术运算和逻辑运算）
（2） CPU的基本组成：
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
① 早期cpu由运算器和控制器组成
② 运算器：
算术逻辑单元ALU、通用寄存器、数据缓冲器DR和状态条件寄存器PSW组成
主要执行所有的算术运算；执行所有的逻辑运算，并进行逻辑测试
③ 控制器：有同步控制、异步控制和混合控制等三种不同的控制方式
a） 组成：程序计数器、指令寄存器、数据缓冲器、地址寄存器、通用寄存器、状态寄存器、时序发生器、指令译码器、总线（数据通路）
b） 程序计数器PC
用来存放正在执行的指令的地址或接着将要执行的下一条指令的地址;
顺序执行时，每执行一条指令，PC的值应加1；
要改变程序执行顺序的情况时，一般由转移类指令将转移目标地址送往PC ，
可实现程序的转移。
c） 指令寄存器IR
指令寄存器用来存放从存储器中取出的待执行的指令；
在执行该指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令
的全部功能。
d） 指令译码器ID
暂存在指令寄存器中的指令只有在其操作码部分经译码后才能识别出是一条
什么样的指令；
译码器经过对指令进行分析和解释，产生相应的控制信号提供给时序控制信号
银行笔试助攻加微信：qitd2688 银形成行部件笔。 试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
e） 机器周期、工作节拍、脉冲及启停控制线路
由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲
f） 时序控制信号形成部件
时序控制信号形成部件又称微操作信号发生器，真正控制各部件工作的微操作
信号是由指令部件提供的操作信号、时序部件提供的时序信号、被控制功能部
件所反馈的状态及条件综合形成的。
g） 地址形成部件
根据指令的不同寻址方式，用来形成操作数的有效地址；
功能就是指令流出的控制，实质上就是对取指令的控制；
指令分析与执行的控制，对指令流中的每条指令进行分析解释，根据指令的操
作性质和寻址方式形成操作数的地址，然后根据该操作数的地址找到相应的存
储单元，并从中取出指令执行过程中要用到的操作数，最后还要形成相应的操
作控制信号序列，通过运算器、存储器及输入／输出设备的动作，来实现这条
指令的功能；
指令流向的控制，指令流向的控制即下条指令地址的形成控制；
数据缓冲器、状态条件寄存器；
（3） CPU中的主要寄存器
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
① 数据缓冲寄存器DR
暂时存放ALU的运算结果，或由数据存储器读出的一个数据字，或来自外部
接口的一个数据字；
② 指令寄存器IR
用来保存当前正在执行的一条指令；
③ 程序计数器PC
又称为指令计数器；
④ 数据地址寄存器AR
保存当前CPU所访问的数据cache存储器中单元的地址
⑤ 通用寄存器(R0—R3)当ALU执行算数或逻辑运算时，为ALU提供一个工作区
⑥ 状态字寄存器PSW
保存由算数指令和逻辑指令运算或测试结果建立的各种条件代码
（4） 操作控制器和时序产生器
① 数据通路：许多寄存器之间传送信息的通路
② 操作控制器：为数据通路的建立提供各种操作信号。操作信号提供的依据是
指令操作码和时序信号，主要有三种类型：
a) 硬布线控制类型
采用组合逻辑技术;
时序控制信号形成部件是由门电路组成的复杂树形网络;
速度快，但时序控制信号形成部件的结构不规整,难以实现设计自动化
b) 微程序控制类型
采用存储逻辑；
把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个
银行笔试助攻加微信：qitd2688 银行专笔门的试存储助器(控攻制存加储器微)中，信微操：作控q制i信t号d由2微6指令8产8生； 银行笔试助攻加微信：qitd2688
具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现
自动化设计；
指令执行速度比组合逻辑控制器慢；
c) 混合类型
PLA控制器，吸收前两种的设计思想实现
③ 时序产生器
提供定时和时序信号
2、 指令周期
（1）基本概念
①指令周期：指取指令、分析指令到执行完该指令所需的全部时间。
②机器周期：（CPU周期）
把一条指令周期划分为若干个机器周期，每个机器周期完成一个基本操作；
不同的指令，可能包含不同数目的机器周期；
一个机器周期中，包含若干个时钟周期；
③时钟周期：处理操作的最基本单位
把一个机器周期分为若干个相等的时间段，每一个时间段称为一个节拍。
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
（2）几种指令的指令周期银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
① MOV指令
取值周期：
① 程序计数器PC中装入第一条指令地址101（八进制）；
② PC 的内容被放到指令地址总线 ABUS（I）上，对指存进行译码，并启动读
命令；
③ 从101号地址读出的MOV指令通过指令总线IBUS装入指令寄存器IR；
④ 程序计数器内容加1，变成102，为取下一条指令做好准备；
⑤指令寄存器中的操作码（OP）被译码；
⑥ CPU识别出是MOV指令，至此，取指周期即告结束。
执行周期：
① 操作控制器（OC）送出控制信号到通用寄存器，选择R1（10）作源寄存
器，选择R0作目标寄存器；
② OC送出控制信号到ALU，指定ALU做传送操作；
③ OC送出控制信号，打开ALU输出三态门，将ALU输出送到数据总线DBUS
上。注意，任何时候DBUS上只能有一个数据。
④ OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR（10）
银行笔试助攻加微信：qitd2688 银⑤行 OC笔送出试控制助信号攻，将加DR中微的数信据1：0打q入到it目d标2寄存6器8R80，R0的内银容 行笔试助攻加微信：qitd2688
由00变为10。至此，MOV指令执行结束。
②LAD指令
取值周期：
与 MOV 指令取值周期中一样，只是 PC 指令地址为 102，从指令存储器读出“LDA R1,6”指令放入IR中，然后PC+1，使PC内容为103，为下条指令ADD做准备
执行周期：2个CPU周期
① 操作控制器OC发出控制命令打开IR输出三态门，将指令中的直接地址码6放到数据总
线DBUS上；
② OC发出操作命令，将地址码6装入数存地址寄存器AR；
③ OC发出读命令，将数存6号单元中的数100读出到DBUS上；
④ OC发出命令，将DBUS上的数据100装入缓冲寄存器DR；
⑤ OC发出命令，将DR中的数100装入通用寄存器R1，原来R1中的数10被冲掉。至此，
LAD指令执行周期结束。
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
③ADD指令
取值周期：与MOV相同；
执行周期：一个CPU周期
① 操作控制器OC送出控制命令到通用寄存器，选择R1做源寄存器，R2做目标寄存器；
② OC 送出控制命令到ALU，指定ALU做R1（100）和R2（20）的加法操作；
③ OC送出控制命令，打开ALU输出三态门，运算结果120放到DBUS上；
④ OC 送出控制命令，将 DBUS 上数据打入缓冲寄存器 DR；ALU 产生的进位信号保存状态字
寄存器在PSW中。
⑤ OC送出控制命令，将DR（120）装入R2，R2中原来的内容20被冲掉。至此ADD指令执
行周期结束。
④STO指令
银行笔试助攻加微信：qitd268取8值周期：银与MO行V相同笔 试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
执行周期：2个CPU周期
① 操作控制器OC送出操作命令到通用寄存器，选择（R3）=30做数据存储器的地址单元；
② OC发出操作命令，打开通用寄存器输出三态门（不经ALU以节省时间），将地址30放到
DBUS上；
③ OC发出操作命令，将地址30打入AR，并进行数存地址译码；
④ OC发出操作命令到通用寄存器，选择（R2）=120，作为数存的写入数据；
⑤ OC发出操作命令，打开通用寄存器输出三态门，将数据120放到DBUS上。
⑥ OC发出操作命令，将数据120写入数存30号单元，它原先的数据40被冲掉。至此，STO
指令执行周期结束。
注意：DBUS是单总线结构，先送地址（30），后送数据120，必须分时传送
⑤JMP指令
取值周期：与MOV相同
执行周期：一个CPU周期① OC发生操作控制命令，打开指令寄存器IR的输出三态门，将IR中的地址码101发送到
DBUS上；
② CC发出操作控制命令，将DBUS上的地址码101打入到程序计数器PC中，PC中的原先
内容 106 被更换。于是下一条指令不是从 106 号单元取出，而是转移到 101 号单元取出。
至此JMP指令执行周期结束。
（3）用方框图语言表示指令周期
①方法：
指令系统设计（模型机的五指令系统）
方框——按CPU周期
方框内内容——数据通路操作或控制操作
菱形符号——判别或测试
~——公操作
前边所讲述的5种操作的框图描述
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
②
3、 时序列产生器和控制方式
（1）时序信号的作用和体制
作用：
CPU中的控制器用它指挥机器的工作；
用时序信号/周期信息来辨认从内存中取出的是指令（取指）还是数据（执行）
一个CPU周期中时钟脉冲对CPU的动作有严格的约束
银行笔试助攻加微信：qitd2688 操银作控行制器笔发出试的各助种信号攻是时加间（微时序信信号：）和q空i间t（d部2件6操作8信8号）的函银数。 行笔试助攻加微信：qitd2688
硬布线控制器的体制：
主状态周期---节拍电位---节拍脉冲 三级体制；
一个节拍电位表示一个CPU周期的时间；
主状态周期包含若干个节拍电位；用一个触发器的状态持续时间来表示；
微程序控制器的体制：
节拍电位—节拍脉冲二级体制
（2）时序信号产生器：
①功能：产生时序信号
②构成：a）时钟源：
用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号；
b）环型脉冲发生器：
银行笔试助攻加微信：qitd2688 银 产行生一笔组有试序的助间隔攻相等加或者微不等信的脉：冲序列q；it d2688 银行笔试助攻加微信：qitd2688
毛刺产生原因：电路内部原因以及寄存器参数的影响
避免方法：采用循环移位寄存器
c）节拍脉冲和存储器读写时序：
d）启停控制逻辑：
当运行触发器为“1”时，打开时序电路。当计算机启动时，一定要从第1个节拍
脉冲前沿开始工作。
当运行触发器“0”时，关闭时序产生器。停机时一定要在第4个节拍脉冲结束后
关闭时序产生器。
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
（3）控制方式：
控制方式：控制不同操作序列时序信号的方法。常用的有以下三种控制方式：
①同步控制方式（指令的机器周期和时钟周期数不变）
完全统一的机器周期执行各种不同的指令
采用不定长机器周期
中央控制于局部控制的结合
②异步控制方式
每条指令需要多长时间就占多长时间
③联合控制方式
大部分指令在固定的周期内完成，少数难以确定的操作采用异步方式
机器周期的节拍脉冲固定，但是各指令的机器周期数不固定（微程序控制器采用）4、 微程序控制器
③微程序控制原理框图：
控制存储器(μCM)：微程序控制器的核心部件，用来存放微程序。
银行笔试助攻加微信：qitd2688 微指银令寄行存器笔(μIR试)：存助放从攻μCM加取出微的正信在执：行的q微i指t令d，2位6数同8微8指令字长银相等行 笔试助攻加微信：qitd2688
微地址形成部件：产生初始微地址和后继微地址，以保证微指令的连续执行
微地址寄存器(μMAR)：接受微地址形成部件送来的，下一步从μCM中读取微指令准备
④CPU周期与微指令周期的关系
微指令周期等于读出微指令的时间加上执行该条微指令的时间。
（2）微程序设计技术：
①微命令的编码方法：
一、直接表示法：
操作控制字段中的各位分别可以直接控制计算机，不需要进行译码
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
微命令的总数为N个，则微指令字的操作控制字段就要有N位；
二、编码表示法：
将操作控制字段分为若干小段，每段采用最短编码法，段与段之间采用直接控制法。
可以避免互斥，使指令字大大缩短，但增加了译码电路，使微程序的执行速度减慢
三、混合表示法：前两种结合。一个字段的某些编码不能独立地定义某些微命令，而需要与其他字段
的编码来联合定义
编码注意：字段编码法中操作控制字段并非是任意的，必须要遵循如下的原则：
①把互斥性的微命令分在同一段内，兼容性的微命令分在不同段内。这样不仅有助
于提高信息的利用率，缩短微指令字长，而且有助于充分利用硬件所具有的并行性，加
快执行的速度。
银行笔试助攻加微信：qitd2688 ②应银与数行据通笔路结试构相助适应攻。加 微信：qitd2688 银行笔试助攻加微信：qitd2688
③每个小段中包含的信息位不能太多，否则将增加译码线路的复杂性和译码时间。
④一般每个小段还要留出一个状态，表示本字段不发出任何微命令。因此当某字段
的长度为三位时，最多只能表示七个互斥的微命令，通常用000表示不操作。
②后继微地址的形成方法：
一、计数器方式：
方法：
——微程序顺序执行时，其后继微地址就是现行微地址加上一个增量(通常为1)；
——当微程序遇到转移或转子程序时，由微指令的转移地址段来形成转移微地址。
——在微程序控制器中也有一个微程序计数器μPC，一般情况下都是将微地址寄存
器μMAR作为μPC
二、多路转移方式：
状态条件/测试/微指令中微地址/操作码
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
测试段如果只有一位，则微地址将产生两个分支，若有两位，则最多可产生四个分
支，依此类推，测试段为n位最多可产生2n个分支
③微指令格式：
微指令格式分为两类：水平型微指令和垂直型微指令
（1）水平型微指令：
一次能定义并能并行执行多个微命令的微指令。
优点：微指令字较长，速度越快。
微指令中的微操作有高度的并行性。
微指令译码简单。
控制存储器的纵向容量小，灵活性强。
缺点：
微指令字比较长，明显地增加了控制存储器的横向容量。
水平微指令与机器指令差别很大，一般要熟悉机器结构、数据通路、时序系统以及
指令执行过程的人才能进行微程序设计，这对用户来说是很困难的
（2）垂直型微指令：
一次只能执行一到二个微命令的微指令称为垂直型微指令
银行笔试助攻加微信：qitd2688 微指银令字行短，笔一般试为1助0～2攻0位左加右。微 信：qitd2688 银行笔试助攻加微信：qitd2688
微指令的并行微操作能力有限，一条微指令一般只包含一个微操作命令。
微指令译码比较复杂。全部微命令用一个微操作控制字段进行编码，微指令执行时
需行完全译码。
垂直微指令字较短，使控制存储器的横向容量少
不能充分利用数据通路具有多种并行操作能力
设计用户只需注意微指令的功能，而对微命令及其选择、数据通路的结构则不用过
多地考虑，因此，便于用户编制微程序。而且，编制的微程序规整、直观，便于实
现设计的自动化；
（3）二者比较：
水平型并行操作能力强，效率高，灵活性强；
水平型微指令执行一条指令的时间短；
由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点；
水平型微指令用户难以掌握，垂直型微指令与指令比较相似，比较容易掌握；
计算机组成与体系结构第七章总结
1、外围设备概述
外围设备大体分为输入设备、输出设备、外存设备、数据通信设备、过程控制设备五大类
银行笔试助攻加微信：qitd268 8 （1）外银围设行备三个笔基本试组成助部分攻： 加微信：qitd2688 银行笔试助攻加微信：qitd2688
(1)存储介质，它具有保存信息的物理特征。例如磁盘就是一个存储介质的例子，
它是用记录在盘上的磁化元表示信息。
(2)驱动装置，它用于移动存储介质。例如，磁盘设备中，驱动装置用于转动磁盘
并进行定位。
(3)控制电路，它向存储介质发送数据或从存储介质接受数据。例如，磁盘读出时，
控制电路把盘上用磁化元形式表示的信息转换成计算机所需要的电信号，并把
这些信号用电缆送给计算机主机。
（2）外围设备分类：银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
2、磁盘存储设备
（1）磁记录原理：
磁表面存储器的读写原理
写操作：
当写线圈中通过一定方向的脉冲电流时，铁芯内就产生一定方向的磁通。
读操作：
当磁头经过载磁体的磁化元时，由于磁头铁芯是良好的导磁材料，磁化元的磁力线
很容易通过磁头而形成闭合磁通回路。不同极性的磁化元在铁芯里的方向是不同
银行笔试助攻加微信：qitd2688 的银。 行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
记录方式的写读波形图
通过电磁变换，利用磁头写线圈中的脉冲电流，可把一位二进制代码转换成载磁体
存储元的不同剩磁状态；反之，通过磁电变换，利用磁头读出线圈，可将由存储
元的不同剩磁状态表示的二进制代码转换成电信号输出。这就是磁表面存储器存取信息的原理。
磁层上的存储元被磁化后，它可以供多次读出而不被破坏。当不需要这批信息时，
银行笔试助攻加微信：qitd2688 可银通过行磁头把笔磁层试上所助记录攻的信加息全微部抹信去，：称之q为写it“d0”。2通6常8，8写入和读出银是 行笔试助攻加微信：qitd2688
合用一个磁头，故称之为读写磁头。每个读写磁头对应着一个信息记录磁道。
（2）磁盘的组成和分类：
下图表示了存取功能的逻辑结构，主要由磁记录介质，磁盘控制器，磁盘驱动器
三大部分组成：
磁盘控制器包括控制逻辑与时序、数据并—串变换电路和串—并变换电路
磁盘驱动器包括写入电路与读出电路、读写转换开关、读写磁头与磁头定位伺服系统
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
组成：写入时，将计算机并行送来的数据取至并串变换寄存器，变为串行数据，然
后一位一位地由写电流驱动器作功率放大并加到写磁头线圈上产生电流，从
而在盘片磁层上形成按位的磁化存储元。读出时，当记录介质相对磁头运动
时，位磁化存储元形成的空间磁场在读磁头线圈中产生感应电势，此读出信
息经放大检测就可还原成原来存入的数据。由于数据是一位一位串行读出的，
故要送至串并变换寄存器变换为并行数据，再并行送至计算机。
分类：硬磁盘按照盘片结构，分成可换盘片式与固定盘片式两种；磁头也分为可
移动磁头和固定磁头两种。
可移动磁头固定盘片磁盘机：一片或一组盘片固定在主轴上，盘片不可更
换。盘片没面只有一个磁头，存取数据时磁头沿盘面径向移动。
固定磁头盘片机：磁头位置固定，磁盘的每一个磁道对应一个磁头，盘片
不可更换。存取速度快，省去磁头找道时间，但结构复杂。可移动磁头可换盘片磁盘机：盘片可以更换，磁头可沿盘面径向移动。盘
片可以脱机保存，同种型号的盘片具有互换性。
温彻斯特磁盘机：简称温盘，先进技术研制的可移动磁头固定盘片磁盘机。
密封组合式的硬磁盘。防尘性能好，可靠性高，对使用环境要求不高。
（3）磁盘启动器和控制器
一、磁盘驱动器是一种精密的电子和机械装置；
温盘驱动器，还要求在超净环境下组装；
主要由定位驱动系统、主轴系统和数据转换系统组成；
定位驱动系统——驱动部件，传动部件，运载部件组成。主要采用步进电机和音
圈电机两种驱动方式。
主轴系统——安装盘片，驱动他们以额定转速稳定旋转。主要部件是主轴电机和
有关控制电路。
数据转换系统——控制数据的写入和读出，包括磁头、磁头选择电路、读写电路
以及索引、区标电路等
银行笔试助攻加微信：qitd268 8 银二、磁行盘控笔制器试——助主机攻与磁加盘驱微动器信之间：的接q口。it采d用成2批6交8换8数据方式。银两 行笔试助攻加微信：qitd2688
个方面的接口：一个是与主机的接口，控制外存与主机总线之间交换数据（系
统级接口）；一个是与设备的接口，根据主机命令控制设备的操作（设备级接
口）。
（4）磁盘上信息分布
盘片的上下两面都能记录信息，通常把磁盘片表面称为记录面。记录面上一系
列同心圆称为磁道。每个盘片表面通常有几百到几千个磁道，每个磁道又分
为若干个扇区。从图中看出，外面扇区比里面扇区面积要大。磁盘上的这种
磁道和扇区的排列称为格式。
磁道的编址从外向内编号，最外一个同心圆叫0磁道，最里面叫n磁道；
银行笔试助攻加微信：qitd2688 银n磁行道里笔面的试圆面助积不攻用来记加录信微息；信 ：qitd2688 银行笔试助攻加微信：qitd2688
在磁道上，信息按区存放，各个区存放的字或字节数相同；
读写操作是以扇区为单位；每一个扇区记录一个记录块；
每个扇区开始时由磁盘控制器产生一个扇区脉冲。标志一个扇区的开始。每个
记录块由头部空白段、序标段、数据段、检验字段和尾部空白段组成。
数据在磁盘上的记录格式
（5）磁盘存储器的技术标准①存储密度：存储密度分道密度、位密度和面密度
道密度：沿磁盘半径方向单位长度上的磁道数，单位为道/英寸。
位密度：磁道单位长度上能记录的二进制代码位数，单位为位/英寸。
面密度：位密度和道密度的乘积，单位为位/平方英寸。
②存储容量：一个磁盘存储器所能存储的字节总数，称为磁盘存储器的存储容量
③存取时间：存取时间是指从发出读写命令后，磁头从某一起始位置移动至新的
记录位置，到开始从盘片表面读出或写入信息加上传送数据所需要
的时间。取决于以下三个因素决定：
一个是将磁头定位至所要求的磁道上所需的时间，称为找道时间；
第二个是找道完成后至磁道上需要访问的信息到达磁头下的时间，称为等待
时间，这两个时间都是随机变化的，因此往往使用平均值来表示，平均找
道时间是最大找道时间与最小找道时间的平均值。平均等待时间和磁盘转
速有关，它用磁盘旋转一周所需时间的一半来表示。
第三个是数据传送时间。
银行笔试助攻加微信：qitd268 8 银④数行据传笔输率：试磁盘助存储攻器在加单位微时间信内向：主机q传i送t数d据2的6字8节数8，叫数据银传 行笔试助攻加微信：qitd2688
输率，传输率与存储设备和主机接口逻辑有关。从主机接口逻辑
考虑，应有足够快的传送速度向设备接收/发送信息。从存储设
备考虑，假设磁盘旋转速度为n转/秒，每条磁道容量为N个字
节，则数据传输率：
Dr=nN(字节/秒)或Dr=D·v(字节/秒)
3、磁盘存储设备的技术发展
自行阅读P217---P219
磁盘阵列RAID是多台磁盘存储器组成的大容量外存系统，它实现数据的并行存储、交叉存
储，单独存储，改善了I/O性能，增加了存储容量，是一种先进的硬磁盘体系结构。各种可
移动硬盘的诞生，是磁盘先进技术的又一个重要进展。
4、磁带存储设备
磁带机的记录原理与磁盘机基本相同，只是它的载磁体是一种带状塑料，叫做磁带；
写入时可通过磁头把信息代码记录在磁带上；
磁带存储设备由磁带机和磁带两部分组成，它通常用作为海量存储设备的数据备份；
速度比磁盘速度慢——磁带上的数据采用顺序访问方式，而磁盘则采用随机访问方式。
5、光盘和磁光盘存储设备
（1）光盘存储设备：
银行笔试助攻加微信：qitd268 8 只银读型行光盘系笔统都试基于助一个攻共同加原理微，即信光盘：上的q信息it以d坑2点形6式8分8布，有坑点银表 行笔试助攻加微信：qitd2688
示为“1”，无坑点表示为“0”，一系列的坑点(存储元)形成信息记录道。
——光盘的记录信息以凹坑方式永久性存储。读出时，当激光束聚焦点照射在凹坑
上时将发生衍射，反射率低；而聚焦点照射在凸面上时大部分光将返回。根据反射
光的光强变化并进行光电转换，即可读出记录信息.
信息记录轨迹称为光道。光道上划分出一个个扇区，它是光盘的最小可寻址单位。扇区分为4个区域：2个全0字节和2个全1字节组成同步（SYNC）区，标志开始；
4字节的扇区标识（ID）区用于说明此扇区的地址和工作模式；以分（MN），秒（SC）
和分数秒（FR，1/75s）时间值作为地址。
ID区的MD为模式控制，用于控制数据区和校验区的使用。共有三种模式：
0规定数据区和校验区的全部2336个字节都是0，不用于记录数据，用于光盘的导
入区和导出区；
1规定288字节的校验区为4字节的检测码（EDC）、8字节的保留域（未定义）和
276字节的纠错码（ECC），有2048字节的数据并有很强的检测和纠错能力；
银行笔试助攻加微信：qitd2688 2规银定行288字笔节的试校验助区也攻用于加存放微数据信，用：于保q存声it音d，2图像6等8数8据。 银行笔试助攻加微信：qitd2688
（2）磁光盘存储设备：
采用磁场技术和激光技术相结合的产物。
重写型光盘，随机写入、擦除或重写信息；
基本工作原理是：利用热磁效应写入数据：当激光束将磁光介质上的记录点加热到
居里点温度以上时，外加磁场作用改变记录点的磁化方向，而不同的磁化方向可表示数字“0”
和“1”。利用磁光克尔效应读出数据：当激光束照射到记录点时，记录点的磁化方向不同，
会引起反射光的偏振面发生不同结果，从而检测出所记录的数据“1”或“0”。
四种基本操作情况：
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
图(a)表示未编码的磁盘，例如所有磁化点均存“0”。
图(b)表示写操作：高功率激光束照射加热点（记录点），磁头线圈中外加电流后产生
的磁场使其对应的记录点产生相反的磁性微粒，从而写入“1”。
图(c)表示读操作：低功率的激光束反射掉相反极性的磁性粒子且使它的极性变化。如
果这些粒子没有被反射掉，则反射激光束的极性是不变化的。
图(d)表示擦除操作：高功率激光束照射记录点，外加磁场改变方向，使磁性粒子恢复
到原始极性。
MO盘介质材料发生的物理特性改变是可逆变化，因此信息是可重写的。
6、显示设备
（1）显示设备的分类与有关概念：
以可见光的形式传递和处理信息的设备叫显示设备
分类：器件：阴极射线管CRT、液晶显示器LCD、等离子体……
——CRT中又可以分类：
扫描方式：光栅扫描和随机扫描
分辨率：高分辨率和低分辨率
显示颜色：单色和彩色
显示屏幕大小：14、15、17、19等
显示内容：字符/图形显示器、图象显示器……
有关概念：
——分辨率：显示器所能显示的像素个数。像素越密，分辨率越高，图象越清晰。
它取决于显像管荧光粉的粒度，荧光屏的尺寸以及CRT电子束的聚焦能力。
——灰度级：像素点的亮暗差别（黑白），在彩色显示器中表现为颜色的不同（彩色）。
灰度级越多，图象层次越清楚越逼真。它取决于每个像素对应的刷新存储器的位数以及CRT
本身的性能。
——刷新：电子束打在荧光粉上引起的发光只能维持几十毫秒的时间。因此必须让电
银行笔试助攻加微信：qitd268子8束反复不银断地行扫描笔整个试屏幕，助该过攻程称加为刷微新。信刷新：频率q越i高t，d显2示6越8没有8闪烁。5银0Hz 行笔试助攻加微信：qitd2688
（至少）
——刷新存储器（视频存储器、显存）：为刷新提供信号的存储器。容量取决于分辨
率和灰度级。如1024*768，32位真彩色，需要1024*768*32/8B=3MB，其存取周期必须满足
刷新频率的要求。设上例中要求刷新频率为 75Hz，则刷新存储器的总带宽为
75*3MBPS=225BPS
——随机扫描：电子束在需要显示字符和图形的地方扫描。速度快，图象清晰。驱
动系统复杂，价格昂贵。
——光栅扫描：电子束扫描整个屏幕（从上到下，从左到右）
——图形：没有亮暗层次变换的线条图，一般用计算机表示和生成
——图像：最初就具有亮暗层次的图，多来自客观世界
（2）字符/图形显示器
①字符显示
显示系统由显示卡和和显示器组成；
显示字符的方法以点阵为基础；
字符点阵存放于字符发生器（ROM）中；
字符窗口：每个字符在屏幕上所占的点数，包括字符点阵和字符间隔
屏幕上所有字符窗口的ASCII均存放于VRAM中字符发生器的高位地址来自于ASCII
银行笔试助攻加微信：qitd268码8，低位地银址来行自于光笔栅地试址计助数器攻的输加出R微A3~R信A0 ：qitd2688 银行笔试助攻加微信：qitd2688
VRAM的地址由水平地址计数器和垂直地址计数器决定
VRAM输出的ASCII码作为ROM的高位地址，低位地址来自于光栅地址计数器
②图形显示
——随机图形显示器
工作原理：将所显示图形的一组坐标点和绘图命令组成显示文件存放在缓冲存
储器，缓存中的显示文件送矢量(线段)产生器，产生相应的模拟电
压，直接控制电子束在屏幕上的移动。
优点：分辨率高(可达4096×4096个像素)，显示的曲线平滑。
缺点：当显示复杂图形时，会有闪烁感。
——光栅图形显示器
工作原理:相邻像素串接法
刷新存储器与分辨率及灰度的关系
VRAM中存放一帧图形的形状信息，它的地址和屏幕上的地址一一对应。VRAM＝分辨率×灰度级
DDA(Digital Differential Analysis)数据插补，将显示文件变成象素信息
优点：通用性强，灰度层次多，色调丰富，显示复杂图形时无闪烁现象；所产
生的图形有阴影效应、隐藏面消除、涂色等功能。目前流行的显示器。
（3）图像显示设备
图形是用计算机表示和生成的图，称为主观图像；
图像所处理的对象多半来自客观世界，称为客观图像；
光栅扫描方式，分辨率在256*256或512*512像素；灰度级在64---256级；
图象显示器有两种类型：
——一种是简单图像显示器，仅仅显示送来的数字图像，显示器不作处理；
——图形处理子系统：专用计算机,图形工作站
（4）VESA显示模式
①MDA,CGA,EGA,VGA,VESA,SVGA,TVGA
MDA：PC 机最早使用的显示标准。单色字符显示设配器，9*14 点阵的字符窗口，满
银行笔试助攻加微信：qitd268屏8显示80列银*25行行字笔符，试分辨助率为攻720*加350像微素；信 ：qitd2688 银行笔试助攻加微信：qitd2688
VGA：兼容字符和图形两种显示方式。字符创口为 9*16 点阵，图形方式下分辨率为
640*480,16种颜色；
Super-VGA：兼容VGA显示方式，支持1280*1024像素光栅，刷新频率达75MHz
AVGA：super-VGA，有了图形加速器硬件
②显示适配器：
刷新存储器、显示控制器、ROM BIOS三部分组成；
——刷新存储器：存储容量取决于设定的显示工作方式。
——ROM BIOS：用于DOS操作系统
——显示控制器：适配器的心脏。
给显示器提供GRB三色信号及同步信号
CPU将主存已经修改好的内容在扫描回程的消隐期送到刷新存储器.
先进的显示适配器具有图形加速能力:位和块传送；画线；填域；颜色扩充
7、输入设备和打印设备（详情关注教材P229---P232）
（1）常用的输入设备：图形输入（键盘输入，鼠标器输入）、图像输入、声音输入等
（2）打印输出：最基本输出形式。硬拷贝设备。分为击打式和非击打式两类。
银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688 银行笔试助攻加微信：qitd2688
