文档内容
数字电路技术基础复习提纲
1 逻辑代数基础
1.1 概述
1、什么是模拟信号？什么是数字信号？
严格说来，自然界中存在的信号都是模拟信号，数字信号是人为的抽象出来的在时间
上不连续的电信号，就是用一系列的矩形波来表示一个数字。因此数字信号有两种，一是
用模拟信号直接转换而来，用数字表示模拟信号在不同时刻的量化值；二是为控制、处理
等目的人为产生的。
2、数字信号的表示方法：波形、主要参数。
用矩形脉冲表示，脉冲参数：幅度U 、宽度t 、周期T、上升时间t、下降时间t。
m w r f
计算参数：脉冲频率f=1/T，占空比q=t /T。
w
理想矩形波一般用幅度、宽度、周期表示。
数字波形：一般为二进制，固定幅值，以矩形脉冲宽度为单位，正逻辑规定为高电平
表示“1”，低电平表示“0”。负逻辑反之。例6位二进制数110100的波形为（先输出低
位）：
3、数制
1）数：用来表示物理量的大小。
2）数制：多位数中每一位的构成方法及进位规则称为数制。
例：十进制由0-9十个数码组成，逢十进一。二进制由0、1两个数码组成，逢二进一。
十六进制由0-9、A-F十六个数码组成，逢十六进一。
3）表示方法：一个任意进制数的十进制值是以该进制为基数的加权系数之和。
i-表示位数。
- 1 -k -表示第i位的系数,可以是该进制数码中的任意一个。
i
ri-表示第i位的权值，r是该进制的基数。
n-表示整数位。
m-表示小数位。
4、常用数制的转换方法
1）十-二转换、二-十转换
十-二转换：求加权系数公式中各位的系数，对十进制数的整数和小数分别转换。
整数部分的权是乘2关系，转换时需除2。
小数部分的权是除2关系，转换时需乘2。
例：将25.625转换为二进制数
① 整数部分：连续除2，取余数，直到商为0。
②小数部分：连续乘2，取整数，直到要求的精度为至。
（25.625） =（11001.101）
10 2
二-十转换：求加权系数和。
例：（1101.11） =23+22+20+2-1+2-2=（13.75）
2 10
2）二-十六转换、二-八转换
由于24=16，4位二进制数正好对应16个状态，将二进制数从小数点开始每4位划分成
一组，每组对应转换为一位十六进制数即可（按8421权值转换）。
例：（01101110.11011100） =（6E.DC）
2 16
同理，二-八转换每3位按421权值相互转换。
5、二进制算术运算
1）数的表示方法：正负数、原码、反码、补码。
原码：最高位为符号位，“0”表示正数，“1”表示负数，其余各位表示二进制值。
反码：将原码除符号外逐位求反，“0”变“1”，“1”变“0”。
补码：正数的补码与原码相同，负数的补码为反码加1。
补码的物理意义就是补齐、补满，如十进制数，6再补4即够10，4就是6的补码。一
个十进制数x的补码=10-x。以4位二进制为例，24可表示16个状态，满值是 16，因此一
个二进制数A的补码=2n-A,n为A的位数。然而这种运算在电路中的实现是复杂而又速度缓
慢的，电路求反、加 1运算是非常简单的。因此，我们用求反加 1来代替复杂的补码运算。
- 2 -我们来证明这种算法的正确性，4位二进制数0110，补码应为10000-0110=1010，0110的反
码1001，加1即为1010。
2）二进制数的减法运算
步骤：a）把减法运算表示为加法运算；
b）两数分别求补相加（含符号位）；
c）结果再求补（去掉溢出位）。
注：a）两数位数不同时，应在符号位后补0，使之等长；
b）两数绝对值之和大于2n-1时（n是绝对值位数），应在符号位后再补0。
5、二进制编码
编码：用文字、符号或数码表示某种信息的过程叫编码。
代码：编码的结果称为代码。
二进制编码：用一组二进制代码表示数字、符号、图形、图像、声音等信息。
1）BCD码：有权码、循环码
用4位二进制数码表示1位十进制数。
有权码：对应的十进制数为加权系数和。其中最常用的是8421码，还有5211码、2421
码等。
循环码：对应的十进制数，二进制编码的不同位按不同的规律循环，如余3循环码、
格雷码等。
8421码：用二进制的十进制值代表10个十进制数。
8421码与十进制的转换是直接进行，比二-十转换要容易得多。
十进制的二进制值是按照十-二转换方法得来的，十进制的二进制代码是将十进制的每
一位用对应的二进制代码替换得来的。
例：（29.3） =（0010 1001.0011）
10 BCD
2）其它二进制码：奇偶校验码、ASCII码
奇偶校验码：在一组信息码的后面增加一奇（偶）校验位，使传输码中“1”的个数为
奇（偶）数，用于数据传输中的检错。
ASCII码：美国信息交换标准码。
用7位二进制代码表示某种常用标准操作、10个数字、26个英文字母及专用符号，共
128个。
二-十进制代码是进行处理或运算的，ASCII码事用来进行信息传输和交换的。
注：二进制代码与二进制值是完全不同的两回事。
例：十进制25的二进制值为：11001
8421BCD码为：00100101
ASCII码为：0110010 0110101
1.2 基本逻辑函数及运算定律
1、基本逻辑运算
与、或、非、与非、或非、与或非、异或、同或；真值表、表达式、逻辑符号、运算
规则。
与非：
或非：
- 3 -与或非：
异或： ，AB相同时输出为0，不同时输出为1。
同或（异或非）： ⊙B，AB相同时输出为1，不同时输出为0。
逻辑符号如下图所示：
2、逻辑代数的运算定律
基本公式
A+1=1
A·A=A
A+A=A
A(A+B)=A
A+BC=（A+B）（A+C）
常用公式
1.3 逻辑函数表示方法
1.3.1 基本表示方法：真值表、表达式、逻辑图
1、真值表：列出输入变量所有可能取值，根据要求写出输出变量取值。
真值表是逻辑功能的最为直观的表达方式，在一些简单的设计中，根据要求很容易画
出真值表。
- 4 -2、表达式：将真值表中结果为1的变量相与后再相或，1用原变量表示，0用反变量
表示。
3、逻辑图：将表达式中各输入变量的逻辑关系用基本逻辑门或组合逻辑门符号及其连
接导线表示，得到逻辑电路图。
例、三人表决器，当两人以上同意时，结果有效，否则结果被否决。
设三个输入变量为A、B、C，输出变量为Y，根据要求列出真值表。
1）真值表
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
2）表达式
由真值表可知，使输出有效的输入状态共有四种，用反变量表示0，原变量表示1,将
它们或起来，就得到逻辑表达式。
3）逻辑图
1.3.2 最小项：定义、编号、表达式（最小项之和，编号之和，和表达式 ）。
1、最小项
1）最小项：在n变量逻辑函数中，n个变量的乘积称为最小项，变量以原变量或反变
量的形式出现，且仅出现一次。n变量逻辑函数有2n个最小项。
2）最小项编号：原变量用1表示，反变量用0表示，得到二进制数的十进制值。
3）最小项表达式：任何一个逻辑函数表达式都可以转换成最小项之和的形式，称为最
小项表达式。利用配项法把逻辑函数转为最小项表达式， 。
例：将逻辑函数 转为最小项表达式。
- 5 -利用公式： 、 、 、
2、最大项
最大项：在n变量逻辑函数中，n个变量的或称为最大项，变量以原变量或反变量的形
式出现，且仅出现一次。n变量逻辑函数有2n个最大项。
最大项编号：反变量用1表示，原变量用0表示，得到二进制数的十进制值。
最大项表达式：任何一个逻辑函数表达式都可以转换成最大项之积的形式，称为最大
项表达式。利用配项法把逻辑函数转为最大项表达式， 。
表示方法：
例：将逻辑函数 转换为最大项之积的形式。
1.4 逻辑函数的公式化简法
逻辑函数表达式越简单，实现的逻辑电路就越简单，所用的元器件越少，可靠性就越
高。从实际命题中抽象出来的逻辑表达式不一定是最简单的，所以要进行逻辑化简，找到
最简表达式。由于逻辑门电路已经模块化和系列化，有时最简单的表达式不一定适合现有
的逻辑门，所以要进行适当变换，才能用现有的逻辑门画出逻辑电路图。例如，给定的表
达式是或逻辑，但手中只有与门，就可以变换成与逻辑实现。
1、逻辑函数的最简形式：化简、变换
化简：表达式中所含乘积项（与项）最少，每个乘积项中变量的个数最少。
变换：适合给定的逻辑门，门的种类数最少。
2、常用公式化简法：合并项法、吸收法、消去法、配项法
1）合并项法：利用 ，合并两项为一项，消去一个变量。
2）吸收法：利用A+AB=A，消去多余的乘积项。
3）消去法：利用 ，消去多余因子 。
4）配项法：利用 、 、 的特点，把一项变成两项，重新组合后
再合并化简。
- 6 -1.5 逻辑函数卡诺图化简
1、卡诺图画法：相邻规则、2变量卡诺图、3变量卡诺图、4变量卡诺图。
按最小项相邻关系画出来的方格图，上下左右均相邻，n变量卡诺图有2n 个方格。
1）两变量卡诺图
2）三变量卡诺图
3）四变量卡诺图
我们注意到卡诺图中最小项的编号不是按顺序排列的，是按相邻项的要求排列的。
2、用卡诺图化简逻辑函数：步骤与规则
①将逻辑函数转换成最小项表达式，卡诺图最小项对应的方格填1，其余填0或不填；
②将为1的相邻项圈起来，每个圈内1的个数为2的整数倍，即2k（1，2，3…）。圈
过的1可以重复圈，但每个圈内至少有一个未被圈过的1。每个圈尽可能大，圈的个数尽可
能少；
③对每个框合并最小项，取其相同变量作为结果，将每个框的合并结果相加，即为化
简结果。
例：
- 7 -在画卡诺图时，也可不转换为最小项，将逻辑函数中的每个乘积项在卡诺图所包含的
方格中均画1即可。
例：
也可对应真值表直接填写卡诺图。
3、具有无关项的逻辑函数化简：任意项、约束项、无关项表示方法
约束项：在函数中，变量取值的某些组合所对应的最小项不会出现或不允许出现。
任意项：在一些函数中，变量取值的某些组合既可以是1，也可以是0，不影响结果。
约束项和任意项统称为无关项。
无关项在逻辑函数化简时可以取值为1，也可以为0。在卡诺图中用X表示。
无关项的表示方法
1）F(A,B,C,D)=m +m +m +m +m +m
2 4 6 9 13 14
约束项：m +m +m +m +m =0
0 1 3 11 15
2）F(A,B,C,D)=∑(2,4,6,9,13,14)+ ∑ (0,1,3,11,15)
d
3）约束条件：AB+CD=0，转换成最小项表达式。
4）约束条件：ABCD不会同时为0，AB也不会同时为1，约束项为ABCD同时为0时等于
1的最小项，AB同时等于1的最小项，则
例：用卡诺图化简逻辑函数
不考虑无关项 考虑无关项
- 8 -用无关项化简逻辑函数的物理意义是：若是任意项，其值为0或为1不影响函数值。
若是约束项，用它进行函数化简后，得到的是约束项可以出现的结果，实际应用时约束项
是不会出现的，所以化简后得到的函数在不出现约束状态时结果是正确的。
1.6 引入变量卡诺图化简逻辑函数
引入变量卡诺图：引入变量、相邻规则
从逻辑函数中取出一个（或多个）输入变量作为引入变量，函数值不再是单纯的
“0”、“1”，而是增加了引入变量的原变量和反变量，将引入变量填到到卡诺图中，就
称为引入变量卡诺图。
例1：四变量逻辑函数 ，将D分离出来作为引入变量，真
值表和卡诺图如下：
例2：用VEM方法化简逻辑函数
分离出E作引入变量，画出卡诺图如下（可转化为最小项表达式，也可用所含公用项
法画出，不含E的乘积项填 ）：
- 9 -将相邻项圈住，E、 与 相邻的同时， 又单独相邻。
是因为图中所填的这些项均为A、B、C、D最小项取值为1的项，具有四变量的逻辑相
邻性，而在填 的最小项中，函数的取值恒为1，与E无关，所以又单独相邻。证明：
1）E、 单独相邻，化简得：
2）E与 相邻、 单独相邻，化简得：
复习题：（27.48） =（ ） =（ ） 、1.3、1.5、1.7（3）（4）、1.10
D 8421-BCD 2
（2）（3）、1.15（1）（5）、1.18（1）、1.19、1.21（2）。
2 门电路
2.1 半导体管的开关特性
1、二极管：导通（电压、特性）、截止、反向恢复时间（t ）。
re
导通电压：硅管0.6-0.7V，锗管0.2-0.3V，导通后保持不变。
截止电压：硅管≤0.5V，锗管≤0.1V。
反向恢复时间：t
re
二极管外加正向电压时，需要一定时间才能导通，产生正向电流，称为正向导通时间。
当电压突然反向时，二极管不会立即截止，而是产生一个瞬时反向电流，经过 t 时间后才
re
进入截止状态。t 称为反向恢复时间，为纳秒（ns）数量级，t 越小，开关速度越快。正
re re
向导通比反向恢复时间小的多，故t 是反映二极管开关速度的重要参数。
re
2.三极管：导通、截止、饱和、开启时间、关闭时间
三极管有3个工作区：截止区、放大区、饱和区。在数字电路中三极管一般作为开关
元件使用，工作在截止区和饱和区，两种状态转换时通过放大区。
截止电压：V <0.5V
BE
- 10 -导通电压：V ≈0.6-0.7V，导通后保持不变。
BE
饱和电压：V =0.1-0.3V
CE
开启时间：由截止到饱和所需时间：t 。
on
关闭时间：由饱和到截止所需时间：t 。
off
3、MOS管开关特性
开启电压V ：V >V 导通，V V 时导通（DS接通），否则截止（DS断开）。
T GS T
2．CMOS门电路
1）CMOS反相器
PMOS:当V |V |+|V |。
DD T1 T2
2）CMOS与非门
- 15 -A、B有一个为低电平时，T 或T 截止，T 或T 导通，输出高电平。A、B均为高电平时，
1 2 3 4
T 、T 导通，T 、T 截止，输出低电平。
1 2 3 4
2.5 数字集成电路接口
1．TTL与CMOS接口
2．TTL与三极管、LED接口
例：写出下列电路逻辑表达式。
习题：2.10、2.11、2.13、2.15、2.14a）b）
3 组合逻辑电路
3.1特点
1、任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、不同的逻辑函数具有相同的逻辑变量（不同输出具有相同的输入）。
3.2 分析与设计
1.分析：步骤、方法
根据给定的电路找出其逻辑功能。
1）由输出到输入逐级写出逻辑函数表达式。
- 16 -2）利用公式或卡诺图进行化简。
3）列出真值表。
2. 设计：步骤、方法
按照给定的逻辑命题，设计逻辑电路。是分析的逆过程。
1）定义逻辑变量，列出真值表。
2）写出逻辑函数表达式，并进行化简和变换。
3）画出逻辑图。
3.3 编码器和译码器
1.编码器
1）二进制编码器原理、真值表、表达式
二进制编码器：用n位二进制代码对2n个状态进行编码的电路称为二进制编码器。
2）优先编码器：功能、74LS148真值表、逻辑符号、扩展方法
功能：在输入端同时加入多个信号时，只对优先级别最高的信号编码。
优先编码器扩展：芯片的级联一般应考虑一下几个问题。
①输入端接法：一是输入端与输入信号个数相等，直接相连；二是输入端多于输入信
号个数，对多余端接地或接1处理；三是输入信号多于输入端，尽量利用控制端（按真值
表），实在不行时再加芯片。本例16个输入端，两片74148正好够用，按优先权顺序I ～
0
I 接第一片，I ～I 接第二片；
7 8 15
②输出端接法：输出端一般不够用，需利用真值表对控制端或其他信号进行组合后作
为输出高位。本例由于两片不可能同时编码，被禁止时输出又全为1，所以低三位应为两
片输出的与（如需原码可用与非）。第四位利用控制端，当第二片正常编码时 =0，不
正常编码时 =1，由真值表可知对I ～I 编码时，高四位输出应为1，对I ～I 编码时，
0 7 8 15
高四位输出应为0，与 对应，因此可用 作为第四位。
③允许端的连接：采用第二片的允许端直接对外，由于第二片不工作且在允许编码的
情况下才允许第一片工作，由真值表可知， 正好符合要求，因此，第二片的 接第一片
的片选。
④对外控制端：与真值表对应，第一片的 符合要求，直接对外。 要求有效输出
时为0，无效输出时为1，因此，需用两片的 相与完成。
2、译码器：功能、逻辑符号
编码器的反过程，输入一组二进制代码，输出一组高低电平信号。
1）74LS138真值表、表达式、扩展方法
2）用74138实现逻辑函数：原理、方法
每项表达式是一个逻辑函数的最小项，将逻辑函数化为最小项之和的形式，用74138
加或门实现。利用反演律将逻辑函数的最小项转换为74138输出端与非的形式，用74138
加与非门实现。
- 17 -3.4 数据选择器和分配器
1、选择器（八选一、四选一）：真值表、表达式、扩展方法、逻辑符号
数据选择器也称多路开关，是通过控制端从多路输入中选择一路送到输出端。
八选一数据选择器
四选一数据选择器
2.用数据选择器实现逻辑函数：步骤、方法
由于数据选择器的逻辑函数是最小项之和的形式，可以用来实现任一逻辑函数。
1）四选一实现两变量、八选一实现三变量逻辑函数：按照逻辑函数的最小项表达式，
将数据选择器每个与之对应的项D 置“1”，其余置“0”即可。
i
2）四选一实现三变量、八选一实现四变量逻辑函数：将数据位D 作为最后一个变量，
i
与逻辑函数对比，得出对应变量的原变量或反变量，原变量直接连接，反变量非门接入。
3.6 奇偶检验：原理、规则、真值表
原理：奇偶校验是发送端在有效数据位之外再增加一位校验位，形成发送代码。接收
端按形成规则检查校验位，即可发现是否有传输错误。
规则：判断有效数据位中1的个数，决定校验位置1或0。奇校验1的个数为奇数，偶
校验1的个数为偶数。
3.6 算术运算电路
1、半加器和全加器：真值表、表达式、逻辑符号
半加器：只考虑两个一位二进制数相加，不考虑低位进位。
按二进制加法规则，列出真值表、表达式，画出逻辑图及逻辑符号如下。
全加器：考虑低位进位的一位二进制加法器。
2、多位加法器
- 18 -1）串行进位并行加法器：原理、特点
每一位带进位相加，必须使用全加器，全加器个数等于相加位的位数。四位串行进位
加法器如图。
特点：电路简单，连接方便。
缺点：高位运算必须等到低位运算完成后才能得到正确结果，运算速度较慢。
2）超前进位并行加法器：原理、特点
当前位的进位与加数被加数及下级进位有关，下级的进位又与下下级的AB有关，最下
级的进位为0，只与AB有关。所以每级进位可以用A 、B 通过运算得到，得到进位的电路
i i
称为超前进位电路。
提高运算速度。
3.7 数值比较器：比较原理、74LS85真值表、
3.8 组合逻辑电路中的竞争冒险：产生、判断、消除方法
1.竞争-冒险的产生
1）竞争
图示与非门电路中，稳态时无论A=1，B=0还是A=0，B=1，输出皆为Y=0。但在A、
B向相反变化的瞬间，若信号边沿不好，如A从0变到1，B从1变到0，若B的延迟时间
大于A，当B上升到高电平范围时，B尚未降到低电平，转换瞬间出现同时为高的情况，Y
会出现一个瞬间的低电平脉冲，脉冲的宽度视延迟时间而定，向相反方向同时转化的过程
叫竞争。
2）冒险
在上述竞争过程中，若B的延迟时间小于A，即A在未升到高电平范围时，B已降至低
电平范围，则不会出现输出低电平脉冲，反之则会出现。在这种转换过程中出现瞬时脉冲
的情况称为冒险。可见，有转换就有竞争，但有竞争不一定出现冒险。
在如下电路中，从原理上讲，不论A怎么变化，Y都应当等于0。但在实际应用中，由
于门电路的延迟，都会出现冒险。
- 19 -2、竞争-冒险的判断
1）代数法
由竞争-冒险的分析可知，两只要输出逻辑在一定条件下能变换成 ，
就可能存在竞争-冒险。
2）卡诺图法
只要卡诺图中存在两个相切但不相交的圈，就会产生冒险现象。
3）计算机辅助分析：输入原理图，检查复杂电路的竞争冒险现象。
例：试判断图示电路是否存在竞争-冒险。
当B=C=1时， ，存在竞争-冒险，由卡诺图也可以看出，有两个相交但不相切
的圈。
3. 竞争-冒险的消除
1）修改逻辑设计，加入冗余项。
如： ,当B=C=1时， ，存在竞争-冒险。
根据 F=AB+AC+BC=AB+AC，在上式中加入BC，电路复杂了，但当B=C=1时，
F=A+A+1•1=1,消除了竞争-冒险。
2）引入封锁脉冲
3）引入选通脉冲
4）加滤波电容
复习题：3.1（a）（b）、3.2、3.7、3.11（2）、3.13（1）、3.20、3.21
4 触发器
4.1 定义、特点、分类
定义：具有1位二进制信号的接收、保存和输出功能。
特点：
1）两个稳定状态和两个互补的输出，用来表示二进制的0和1。
2）根据不同的触发信号，可置成0态或1态。
分类：
- 20 -1）按电路结构分为RS触发器、JK触发器、T触发器和D触发器等。
2）按触发方式分为电平触发和边沿触发。
4.2 RS触发器
1.闩锁电路：构成、特点
将两个非门的输入和输出端交叉互联，就构成闩锁电路。
工作时处于稳定的互锁状态，Q、 为互补输出，又是对方的输入，规定Q=1为1状态，
锁存二进制的1，Q=0为二进制的0状态，锁存二进制数0。
2、基本RS触发器：构成、特性表、
在闩锁电路上增加两个控制输入端，就构成了基本RS触发器。
3、同步RS触发器：构成、定义、现态、次态、特性表、特性方程、状态转换表、时序
波形图、逻辑符号。
定义：触发器状态不随RS的变化随时转换，而是等待同步时钟脉冲到来时才按RS转
换。
现态：输出Q端在同步信号到来前状态（触发前），用Qn表示。
次态：输出Q端在同步信号到来后状态（触发后），用Qn+1表示。
触发方式：高电平触发。
构成、特性表
特性方程： ，约束条件RS不能同时为1。
状态转换图
- 21 -时序波形图
逻辑符号：
4、D触发器：构成、特性表、特性方程、逻辑符号。
1）逻辑图、特性表、特性方程、逻辑符号。
特点：满足了约束条件，但失去了CP=1时的保持状态，适用于单端输入场合。一般作
为锁存器使用，当需要锁存一个数据时，将数据送到输入D端，然后发出一锁存信号CP，
数据将被锁存在输出端。
5、主从RS触发器：结构、特点、逻辑符号（了解抗干扰能力）
4.3 JK触发器
1、JK触发器：构成、特性表、特性方程、状态转换表、逻辑符号。
- 22 -特性方程：
状态转换图
逻辑符号：
特点：允许JK同时为1，无约束项，实现了状态翻转。
但在CP=1期间，JK的变化仍会引起触发器的多次翻转，即需要JK在触发脉冲有效期
间稳定，抗干扰能力较差。
2、主从JK触发器：结构、特点
用两个JK触发器组成主从JK触发器，可保证每个CP脉冲触发器只翻转一次。
3、T触发器：构成、特性表、特性方程
在单端应用场合，将JK连在一起，得到T触发器。
- 23 -特性方程 ，只有保持和翻转两种状态，失去了置0、置1功能。
4.4 边沿触发器
1、维持阻塞结构边沿触发器：特点
其真值表与普通D触发器真值表相同。保证触发器在 CP上跳沿可靠动作，而在其它时
间均能抑制干扰的影响。
2、利用传输延迟时间的边沿触发器
可见这种触发器在CP=1及CP=0期间均能抑制干扰信号，触发器的次态取决于CP下跳
沿JK的状态，称之为负边沿触发型JK触发器。真值表与JK触发器相同。
4.5 触发器的主要参数
1、建立时间t ：输入信号应先与CP到达的时间。即输入信号稳定t 时间后，才能
set set
发出CP信号。一般为两个门延迟时间2t 。
pd
2、保持时间t ：为保证触发器的可靠翻转，CP信号到达后，输入信号需再保持一段时
h
间才能撤掉。一般为一个门延迟时间1t 。
pd
3、传输延迟时间t 、t ：从触发信号CP上升沿或下降沿开始，触发器新状态稳定
PLH PHL
建立起来的时间。一般地t =2t 、t =3t 。
PLH pd PHL pd
4、最高时钟频率f ：时钟信号CP的高低电平持续时间要大于触发器的传输延迟
C（max）
时间，保证下一个触发信号到来之前，触发器已建立稳定状态。
4.6 触发器逻辑功能转换
将特性方程转换为相同形式，对比得到输入表达式，画出逻辑图。
1）JK转D： 对比得
2）D转JK： ， ，
3）D转换为T：
4）T转D： 化简得：
5）T转JK： 化简得：
注意：1、触发方式
a）电平触发
- 24 -下跳沿触发（主从）
b）边沿触发
2、触发器结构：若定义为主从触发或电平触发，应注意RS、D触发器触发电平有效期
间，输入影响输出；JK主从触发器，当主从触发器为相反状态时，输入不再影响输出。
3、RS触发器若RS同时出现约束状态11时，输出画为虚线（不定状态）。
例1：一个触发器的特性方程为 ，试用JK、D触发器实现。
J=K=X+Y
例2写出图示电路的特性方程。
复习题：4.4、4.6、4.7、4.8、4.9、4.14、4.21
- 25 -5 时序逻辑电路
5.1 时序电路的分析
1、同步时序逻辑电路的分析步骤：1）、2）、3）、4）5）
同步时序逻辑电路是指在一个CP脉冲的作用下，电路中所有触发器都在同一时刻翻转，
分析方法如下。
1）写出电路中每个触发器的驱动方程（输入信号的逻辑表达式）。
2）将各触发器的驱动方程代入各自的特性方程中，求得每个触发器的状态方程。
3）写出输出方程。
4）求出在时钟作用下电路的状态转换图、状态表或波形图。
5）判断电路能否自启动。
2、异步时序逻辑电路分析方法
异步时序电路的触发器不共用一个 CP脉冲，即时序电路中所有触发器不在同一时刻翻
转。当CP脉冲到来时，只有哪些接CP脉冲的触发器才能用特性方程去计算次态。其它触
发器只有确定状态方程有效，才可以将电路的初始状态和输入变量取值代入状态方程。
5.2 寄存器
1、数码寄存器：组成、功能。
一个触发器存储一位二进制代码，N位寄存器由N个触发器组成，具有接收、存放、
输出和清零功能，一般用D触发器构成。
2、移位寄存器：组成、功能、作用
移位寄存器是将D触发器的输出Q与下一位D触发器的D端相连，当时钟脉冲到来时，
每一个时钟脉冲将上一位移到下一位。下图为右移以为寄存器。
可实现串入并出、串入串出。
5.3 计数器
1、四位同步二进制计数器74LS161：功能表、时序图、逻辑符号、扩展方法。
2、任意进制计数器的组成方法：
1）乘数法：计数脉冲接到N进制计数器的时钟输入端，N进制计数器的进位输出端接
到M进制计数器的时钟输入端，两个计数器一起构成NXM进制计数器。
2）复位法：N进制的定义就是逢N进一，利用附加逻辑门，在计数脉冲达到N个时，
输出负脉冲送到 端，使输出清0。进位信号需附加逻辑门产生。
- 26 -3）置数法：置起点、改变终点、跳过中间状态。
实质是利用置数端使计数器跳过某些状态。
1）置起点：改变计数起点，计满后输出进位信号，重新置入起点开始下一周期计数，
计数值不再等于输入脉冲数，以状态顺序号表示脉冲个数，或者说脉冲个数等于计数值减
起始值。利用进位信号取反接 ，D端置初值。初值=计数器容量-进制值，自动产生进位
信号。
2）改变终点：计数到某个数后，置入最大数，然后从0开始计数。如果用N进制计数
器构成M进制计数器，应跳过N-M个状态。置数脉冲应在M-2个CP脉冲产生。自动产生进
位信号。不同进制计数器只需改变 和接入Q的关系即可。
3）跳过中间状态
如12进制，可跳过中间任意4个状态，如跳过6、7、8、9四个状态，当计数值达到
(5)0101时，通过组合逻辑在下一个CP脉冲到来时，置入（10）1010，计满后产生进位，
自动复位。
5.4 时序电路的设计方法
掌握时序电路的设计步骤和方法：1）、2）、3）、4）、5）、6）
1、功能描述
1）对给定的逻辑问题进行逻辑抽象，确定输入变量、输出变量和状态数。通常取原因
和条件作为输入变量，取其结果作为输出变量。
2）对输入、输出和电路状态进行定义，并对电路状态顺序进行编号，然后按命题要求
画出状态转换图或列状态转换表。
2、状态化简
若两个电路状态在相同的输入下有相同的输出，并且转换到同一个次态，则称这两个
状态为等价状态。等价状态是重复的，可以合并为一个。
3、状态编码
又称状态分配，时序电路的状态是用触发器状态的不同组合来表示的。首先要确定触
发器的数目，n个触发器有2n状态组合，所以要得到M个状态组合，必须取2n-1[z] ；
[0,0,0]->[1] ；
[0,0,1]->[1] ；
[0,1,0]->[1] ；
[1,1,1]->[0] ；
……
end example1
例2：使用GAL实现下列组合逻辑及时序逻辑
，三态门输出，高电平使能E
D触发器，三态输出，外部使能
四进制计数器，三态输出，外部使能
解：定义 ,因X在测试向量中表示任意值。
D触发器输出Q ，逻辑表达式
D
四进制计数器输出Q 、Q ，求逻辑表达式
A B
四进制计数器有四个状态，状态转换图和次态卡诺图如下：
由次态卡诺图得出逻辑函数如下：
- 35 -定义引脚如下图：
Title ‘composite logic Liming 2007.7’
Name device ‘P16V8R’
CLK,A,S,B pin 1,2,3,4;
D,I,E,OE pin 5,8,9,11;
X1,QD,QA,QB,Y pin 18,16,15,14,13;
X1 istype ‘com’ “输出类型：三态门直通
Y istype ‘com’ “输出类型：三态门直通
Equations
X1=A&S#B&!S;
Y=!I;
enable Y=E “定义使能端
QD：=D；
QA：=！QA；
QB：=QA&!QB#！QA&QB;
Test_vectors
[A,B,S,I,E]->[X1,Y];
[0,0,0,X,1]->[0,X];
…… ……
End
- 36 -8 数/模和模/数转换
8.1 D/A转换器
1、简述D/A转换原理。二进制的十进制是以2为基数的加权系数之和，用电阻或电流
源与每一位权值对应，数字量与每一位的系数用加法器得到加权系数和（模拟电压）。
2、权电阻DAC与倒T型电阻网络DAC各有什么特点？
权电阻DAC电路简单，原理直观，但当位数增多时，权电阻种类增多，取值范围大，
电阻精度难以保证，高位电阻值误差电流可能大于低位的权电流值，无实用价值。
倒T型电阻网络DAC所需电阻只有两种，有利于集成，支路电流不变，速度快。
3、DAC的技术指标
分标率：DAC所能分辨的最小输出电压与满量程输出电压之比称为DAC的分辨率。
分辨率=
转换误差：实际转换特性曲线和理想特性曲线之间的最大偏差。由失调误差、增益误
差和非线性误差。
失调误差产生的主要原因有：参考电压V 的波动，运放的温漂，电阻网络的阻值偏差。
REF
非线性误差是方式本身带来的误差。
转换速度：是输入数字量发生变化时，输出模拟电压达到稳定时所需要的时间。即转
换器完成一次转换所需的时间。
例：8.1、8.2
8.2 A/D转换器
1、A/D转换许经过几个步骤？
一般需经采样、保持、量化、编码四个步骤。
2、什么是采样定理？
只有当采样频率大于模拟信号最高频率分量的2倍时，所采集的信号样值才能不失真
地反映原来模拟信号变化的规律。
3、为什么要量化？量化单位是什么？有几种量化方式？最大误差是什么？
采样-保持得到的信号在时间上是离散的，但其幅值仍是模拟的。在数字量表示中，只
能以最低有效位来区分幅值，因此是不连续的。所以就要用近似的方法对采样信号转化为
与之最接近离散数字电平，称之为量化。
量化单位：数字量的最低有效位为1所代表的模拟电平，用Δ表示。
量化误差：把模拟采样信号幅度划分为量化单位的整数倍时会引入误差，称为量化误
差。
量化就是将采样得到的模拟电压用与之最为接近的量化电平单位的整数倍来表示。有
两种处理方法：一是只舍不入法，量化误差为一个量化单位；另一种是四舍五入法，量化
误差为1/2个量化单位。
4、直接比较式ADC和间接比较ADC各有什么特点？
1）直接比较式
并行比较AD转换速度快，精度主要取决于位数（量化单位），但每增加一位比较器的
个数就要增加一倍。当位数>4时，电路复杂，不实用。
- 37 -计数器型ADC速度慢，最长需要2n-1个时钟周期。
逐次逼近型ADC转换速度高，每次转换需n个时钟周期。
直接比较式ADC对输入模拟电压进行瞬时采样比较，抗干扰能力差。
2）间接比较ADC
双积分型：
①转换的是输入信号的平均值，对交流干扰信号有很强的抑制能力，尤其是对工频干
扰，如果转换周期选择合适（2nT 为工频电压周期的整数倍），从理论上讲可以完全消除
C
工频干扰。
②工作性能稳定。转换精度只与V 有关，只需稳定V 。
REF REF
③工作速度低，且转换的是V 的平均值，适用于对直流或变化缓慢的电压进行转换。
i
V/F型ADC：调频型，适合于远距离传输，速度较慢。
5、ADC主要技术指标
1）分辨率
输出数字信号最低有效位为1时所需的输入模拟电压。它表明ADC对输入信号的分辨
能力，n位ADC能区分2n个不同等级的输入模拟电压，在最大输入电压相同的情况下，位数
越多，所能分辨的电压越小，分辨率越高。
2）转换误差
主要指量化误差。四舍五入法的转换误差为±1/2LSB。另外还有零点误差、飘移误差、
非线性误差等。
3）转换速度
完成一次转换所需时间。取决于电路类型，直接转换ADC一般在10μs～100μs之间，
并联比较型最快可达50ns。间接转换ADC在10ms～100ms之间。
例：8.14、8.15、8.16
- 38 -
