ARTICLE · 1316341
【AI】EMIB
Embedded Multi-die Interconnect Bridge 嵌入式多芯粒互连桥
嵌入式多芯粒互连桥是局部硅桥嵌入有机基板的轻量化2.5D方案，不使用全覆盖硅中介层，硅只放在需要高速die-to-die通信的位置，2017年正式量产，是Intel先进封装的核心底座，和Foveros（3D堆叠）组合成EMIB 3.5D混合架构。
原理与结构
传统CoWoS/I-Cube：裸片放在整片硅中介层上，所有信号、供电都走中介层TSV/RDL； EMIB：小块硅桥预先埋入有机基板内部，两颗相邻裸片的边缘刚好压在硅桥上；硅桥区域：细间距microbump，高密度I/O，做高速芯粒间链路（UCIe、HBM接口）；裸片其余大部分区域：直接和普通有机基板连接，用常规大间距凸点走供电、低速IO；硅桥本身是无源硅布线，没有晶体管，只负责信号路由，不需要整片中介层TSV阵列。关键工程巧思：双凸点间距——只有桥接区用高密度细凸点，其余区域保留低成本常规凸点，大幅降低整体组装难度与测试成本。
迭代版本：基础EMIB：初代，横向高速信号互联，Ponte Vecchio、部分至强、FPGA使用；EMIB-T：硅桥内增加TSV通孔，支持垂直供电，电源直接穿过硅桥，减少供电绕路、降低电源噪声，专门适配HBM、大带宽AI芯粒；EMIB-M：桥内集成MIM金属绝缘电容，片上就近去耦，改善高速链路电源完整性；EMIB 3.5D：EMIB横向并排 + Foveros垂直堆叠，同一封装内既有横向硅桥互联，又有上下叠片3D互连，突破单光罩尺寸上限。
核心优势（为什么Intel押这条路线）
- 成本显著低于全硅中介层 硅用量只有CoWoS的1/3~1/5，不需要整片高价中介层，同等规模下封装成本大约是CoWoS-L的50%；同时跳过中介层贴装工序，组装步骤更少，规避大尺寸中介层翘曲、晶圆良率损耗问题，晶圆利用率更高；
- 封装尺寸扩展上限极高 CoWoS受硅中介层晶圆、光罩尺寸约束；EMIB基板是有机基板，可做到超大尺寸（目标到12x reticle规模），适合把大量HBM、计算芯粒、IO芯粒平铺在同一个大封装里，对多HBM集群推理芯片友好；
- 异构集成自由度高 不同制程、不同材质、不同厂商的芯粒可以混装；CPU、GPU、FPGA、HBM、光电芯粒（你前面关注的硅光/EML）都可以放同一个封装，每一组die-to-die链路可以单独定制硅桥带宽、I/O数量，按需配置，不是一刀切的固定互联矩阵；
- 散热天然友好 所有芯粒都朝上直接暴露，没有中介层夹在中间形成热阻层，散热路径短；对高功耗服务器/推理芯片是加分项；
- 链路能效优秀 短距离硅桥走线，链路功耗低，先进版本做到 ~0.25pJ/bit，die之间收发器电路可以简化，不需要复杂高速SerDes，用更简单的并行接口即可跑高速；
短板与硬约束（和CoWoS的相比）
互联是局部化，不是全域互通 这是EMIB最本质取舍：只有硅桥覆盖的相邻边缘才有高密度带宽；不相邻的芯粒之间，只能走有机基板粗走线，带宽暴跌、延迟上升。 CoWoS是整片中介层，任意两颗die之间都可以做高密度路由，适合GPU+HBM这种“所有HBM都要和计算die高速互通”的训练卡；EMIB更适合相邻芯粒成对高速互联，不适合无死角全域Mesh高带宽架构。
通俗总结：CoWoS是“全屋高速网线”；EMIB是“只在两台需要高速通信的机器之间单独拉一根光纤，其余地方用普通网线”。
- 基板工艺是瓶颈 难点不在硅桥本身，而在有机基板嵌入硅桥的工艺：硅和有机基板热膨胀系数差异巨大，温变下翘曲、界面分层、应力控制难度高；大尺寸基板良率、基板供应链是扩产约束，不是硅晶圆产能约束。
- 带宽天花板低于同尺寸CoWoS 在同样封装面积下，全域总带宽上限弱于全中介层方案；非常适合AI推理、网络、FPGA、异构加速，但不适合超大带宽、多HBM全域互联的旗舰训练GPU，这也是英伟达一直选CoWoS的核心原因。
- 布局约束强 高带宽芯粒必须紧贴、对齐硅桥；架构布局灵活性是“局部链路可定制”，不是任意摆放。
EMIB vs CoWoS（路线之争总结）
- 从互联载体来看，EMIB 采用小块硅桥埋入有机基板的方案；CoWoS 依托整片带 TSV 与 RDL 的硅中介层实现芯粒互联；
- 互联能力上，EMIB 仅能在相邻芯粒之间实现局部高密度互联，非相邻芯粒通信只能走有机基板走线；CoWoS 支持封装内任意两颗芯粒之间的全域高密度路由，互联灵活性更强；
- 成本与适配场景方面，EMIB 成本更低，更适配大规模 AI 推理、HPC、网络芯片；CoWoS 成本偏高，主打旗舰训练 GPU、超高带宽 HBM 集群这类对全域带宽要求极高的场景；
- 封装尺寸上限上，EMIB 依托有机基板，可实现超大封装；CoWoS 受硅中介层晶圆、光罩尺寸约束，封装尺寸上限更受限。
- 热阻表现上，EMIB 的裸片直接贴合基板，热阻更低，散热条件更优；CoWoS 中间多一层硅中介层，会引入额外热阻。
- 典型负载：EMIB 多用于 AI 推理芯片、FPGA、至强处理器、网络 SoC 以及光电集成场景；CoWoS 多用于大模型训练 GPU，例如 Blackwell 系列。
落地产品与赛道定位
- 经典落地：Ponte Vecchio GPU、Intel Agilex FPGA、新一代至强服务器芯粒；
- 当下主攻赛道：AI推理芯片、网络交换芯片、光电共封装（CPO），非常适合硅光/EML光引擎和逻辑芯粒做共封装；
- 市场定位：CoWoS供给紧张、价格高企环境下的替代方案，云厂商（AWS、Google）的推理芯片方案很多在评估EMIB；
- 长期组合：EMIB做横向大面扩展 + Foveros Direct做垂直堆叠，形成3.5D，兼顾横向铺HBM和垂直堆叠缓存，是Intel算力封装主线。
商业与护城河视角
Intel EMIB是是一套基板+硅桥嵌入+协同设计+测试的成套工艺：
- 它绕开TSMC在硅中介层上的产能壁垒；把先进封装的瓶颈从硅晶圆转移到有机基板供应链；
- 给Intel代工业务（IFS）提供差异化封装能力，吸引异构、光电、推理客户；
- 短板护城河：生态积累弱于CoWoS，EDA工具、IP、验证流程成熟度、客户生态还在追赶。
EMIB不是“更好的CoWoS”，而是取舍完全不同的2.5D路线：牺牲全域互联灵活性，换取更低成本、更大封装尺寸、更好散热，是推理、网络、光电共封装赛道性价比极强的方案，但很难替代CoWoS做顶级大模型训练GPU。
