目标: 例化 ARM Cortex-M0 CPU,使用 SMIC 180nm 工艺,输出最终 GDS
输入:
*/ARM-M3/ARM-cortex目录下的 RTL 代码工艺库: *
/ARM-M3/SMIC180交付物: RTL、验证环境、EDA脚本、GDS、文档、约束文件等
✅ 找到正确的SMIC 180nm 标准单元库(aci/sc-x/libsi/)
✅ 调整频率从 1GHz → 300MHz(现实可行)
✅ 优化约束脚本(多时钟域、输入输出延迟)
✅ 完整运行综合流程(syn_generic → syn_map → syn_opt)
✅ 时序收敛(Slack = +1896ps)
150MHz PPA最优综合:
✅ 时序 Slack: 0ns(刚好满足)
✅ 面积: 123,761 μm²(比100MHz ↓28%)
✅ 功耗: 35.98 mW(比200MHz ↓37%)
✅ 单元数: 6,620
核心区域创建成功:
✅ 芯片尺寸:500 x 500 μm
✅ 核心利用率:70%
✅ 电源环:已添加(metal4/metal5)
✅ 电源条纹:已添加
✅ 电源布线:已完成(103条连线)
✅ 数据库已保存:CORTEXM0INTEGRATION_floorplan.enc
阶段3:
📋 Routing 成果
布线统计:
✅ 总布线长度: 608,327 μm
✅ 过孔数: 82,652
✅ 金属层分布:
METAL1: 14,256 μm (39,424 过孔)
METAL2: 147,071 μm (28,893 过孔)
METAL3: 183,013 μm (11,427 过孔)
METAL4: 179,913 μm (2,908 过孔)
METAL5: 84,074 μm
⚠️ DRC 违规: 1 个(待修复)
⚠️ 天线违规: 204 个(待修复)
阶段4
IO PAD 验证结果:
✅ 数量: 59 个 IO PAD
✅ 尺寸: 35.0 x 235.0 μm (与 LEF 定义一致)
✅ 分布: 芯片四周边界
北侧: 13+ PADs (y = 765.2 μm)
西侧: 多个 PADs (x = 0.0 μm)
东侧: 多个 PADs (x = 1000.16 μm)
南侧: 多个 PADs (y = 0.0 μm)


最终:

gds:

夜雨聆风