夜雨聆风
佳文荐读
基于软件无线电的太赫兹低轨星间链路高速基带LDPC编码与时序优化设计
1
创新点
针对太赫兹低轨星间链路中高速LDPC编码面临的关键路径过长、时序难以收敛及并行度受限等问题，提出一种基于软件无线电（SDR）架构的部分并行流水线式QC-LDPC编码器。通过优化移位索引表、采用行层并行处理与多级流水线展开，实现了架构级加速，在FPGA上实现2~5 Gbit/s的吞吐率，并支持码率与帧结构的快速动态重构。
2
选题依据
随着全球低轨宽带卫星系统快速发展，星间链路速率已提升至数十Gbit/s。太赫兹通信凭借带宽大、指向性强的优势，成为星间高速通信的重要候选技术。然而，高通量链路对基带处理提出了更高要求，其中低密度奇偶校验码（LDPC）编码器的吞吐性能尤为关键。传统微波通信已难以满足大带宽与低时延需求，太赫兹通信虽在器件、链路、信道建模及LDPC加速等方面取得重要进展，但在软件无线电（SDR）架构下实现可重构、高吞吐率QC-LDPC编码模块，仍是支撑太赫兹星间高速链路的关键技术方向。因此，本文开展基于SDR的太赫兹星间链路高速基带LDPC编码与时序优化研究。
3
研究方案或路线
（1）立足低轨星间太赫兹通信高速基带处理需求，明确LDPC编码器在高吞吐、强实时、可重构场景下的关键瓶颈；
（2）提出面向软件无线电架构的优化方案，采用移位索引表替代传统循环移位器，结合行层并行与多级流水线展开方法，完成编码器架构设计；
（3）搭建MATLAB仿真平台，在AWGN信道下完成编码性能、误码率及吞吐率的验证；
（4）完成FPGA RTL实现、综合与布局布线，测试资源占用、时序收敛情况及实际吞吐率；
（5）搭建SDR板级链路，结合高速DAC完成星座图、功率谱及时域波形测试，验证系统整体工程可行性。
4
研究内容与数据
4.1 系统架构
构建220 GHz太赫兹低轨星间通信发射系统，采用 “主控处理器+FPGA” 分层基带架构，满足2~10 Gbit/s传输速率、16/64QAM 调制、多码率可调及功耗≤5 W的设计约束。
4.2 编码器核心设计
选用DVB‑S2扩展型C‑LDPC，结构规则，便于FPGA行实现；
行层并行：按行分层独立处理，无数据依赖，吞吐率随层数线性提升；
移位索引表：替代循环移位器，缩短关键路径3~5级逻辑；
深度流水线：4~6级流水，系统时钟≥300 MHz；
动态重构：多套基矩阵存储于BRAM，切换时间<10 μs。
4.3 实验结果
MATLAB仿真：码率1/2时纠错性能更优，Eb/N0≥3 dB 时BER降至10⁻⁷~10⁻⁶；
FPGA 实现（Kintex‑7）：最高工作频率280 MHz，吞吐率3~5 Gbit/s，LUT 约28000、FF约32000、BRAM20~30个；
SDR板级测试：QAM星座点紧凑、功率谱主瓣平坦、时域波形稳定，基带输出质量达标。
5
主要结论
提出的SDR架构太赫兹星间链路高速基带系统，可满足220 GHz频段低轨星间通信对高带宽、低时延、高可靠的基带处理需求。
经行层并行、移位索引表、深度流水线优化，LDPC编码器在FPGA上实现3~5 Gbit/s吞吐率，时序收敛、资源占用合理。
编码器支持码率与帧结构快速动态重构，切换时间<10 μs，适配星间链路自适应编码需求。
经MATLAB、FPGA、SDR板级三级验证，设计在误码性能、时钟同步、调制质量上均满足工程应用，为太赫兹星间通信与6G空天地一体化融合提供基带技术支撑。
6
作者简介
吴良顺（1992—），男，博士，助理研究员，主要研究方向为空间信息工程、卫星通信；
张 斌（共同一作兼通信作者）（1982—），男，硕士，正高级工程师，光谷产业教授兼硕导，主要研究方向为类脑感知、遥感小目标检测等。
点击扫码
关注我们
联系电话｜028-85169918
投稿邮箱｜txjstgyx@163.com
投稿邮箱｜txjs@cetcsc.com
