AI数据中心供电:现状与新兴趋势 | 从架构、PSU到单级方案的完整技术解析【Part2】

本文是三部曲解读的第一篇，基于报告 Part I（第1-51页）的核心内容，在翻译和整理的基础上，结合我们对电力电子行业的理解进行技术解析。需要说明下，之前在另外一篇公众号文章中看到过王浩宇教授文章解析，这里也一并附上链接AI服务器电源技术解析 | AI数据中心一次电源前沿技术概览【完整版】

目录

1. AI算力狂飙：供电系统面临怎样的范式转移？

2. 机架架构十字路口：12V、48V还是800V？

3. 交流侧PSU：被忽视的技术高地

4. 单级48V方案：敢不敢省掉中间级？（五种拓扑横向对比）

AI数据中心供电：现状与新兴趋势 | 从架构、PSU到单级方案的完整技术解析【Part1】

5. IBC与PoL：两级架构的技术路线概览

6. 新兴趋势：SST、垂直供电、高带宽与GaN

7. 总结与展望

以上相关内容资料在知识星球中发布

(可点击文末“阅读全文”加入）

苹果手机用户请添加文末微信加入

05 IBC与PoL：两级架构的技术路线概览

来源：APEC 2026, S.04, slide 27

尽管单级方案令人期待，但当前工业界主流仍然是两级架构：前级IBC负责高效降压（48V→12V/6V），后级PoL负责快速调节（12V/6V→1V/0.8V）。

来源：APEC 2026, S.04, slide 28 / Q. Li, Virginia Tech, TIE, 2017

LLC IBC：变压器型方案，48V/6-12V/1.8V，120A，功率密度870W/in³，LLC峰值效率97.3%。原边ZVS、副边ZCS，在恒定电压转换场景中表现优异。

来源：APEC 2026, S.04, slide 29 / EPC9159, EPC, 2023

Partial Power LLC（EPC9159）：1kW，48V/12V，功率密度5130W/in³（全GaN方案，17.5mm×22.8mm×9mm），峰值效率97.6%@25A；这个功率密度的部分功率模式显著降低了变换器处理的功率比例。

来源：APEC 2026, S.04, slide 30 / S. Jiang, Google, TPEL, 2019

Switched Tank Converter, STC（Google, 2019）：电容型方案，峰值效率98.92%，功率密度500W/in³。通过谐振电感实现ZCS，用电容替代变压器作为主要能量传输元件。但报告明确指出STC的短板——对电容容差极为敏感，在多级开关电容网络中如果电容值不匹配，会出现严重的电压应力不均。

来源：APEC 2026, S.04, slide 31 / B. Liang, Infineon, 2020

Hybrid Switch Capacitor, HSC（Infineon, 2020）：混合方案，48V/6V，450W，峰值效率98.34%；HSC的出现正是为了克服纯SC方案的电容容差敏感性问题——它同时利用电容和磁性器件传输能量，在效率和功率密度之间取得更好的平衡。

来源：APEC 2026, S.04, slide 35

在负载点（PoL）侧，三种PoL拓扑的本质差异：

- 多相Buck：简单便宜，容易扩展，但瞬态响应慢。

- 耦合电感Buck：瞬态快、纹波小，但磁设计复杂、可扩展性差。

- TLVR：瞬态快、纹波小、可扩展性好、易于制造——四项全优。

06 新兴趋势：固态变压器、垂直供电、

高带宽与GaN

来源：APEC 2026, S.04, slide 40

固态变压器（SST）是长期趋势之一；"硅进铜出"（Silicon in, Copper out）——用半导体器件替代铜绕组。SST是长期必然趋势，但目前受限于成本和可靠性。

SST的技术成熟度演进：从2012年ABB 1.2MW牵引SST（效率96%，重4.5吨），到2021年台达1.2MW EV充电SST（效率97.5%，重4吨），再到2024年Eaton 2MW EV充电SST（效率98.3%）——SST的效率和功率密度正在持续提升。在数据中心场景中，基于SST的供电架构可以直接将10kV AC转换为±400V/800V DC，省去传统的工频变压器和多级AC/DC转换，大幅简化供电链路。

来源：APEC 2026, S.04, slide 41 / Monolithic Power Systems, 2024; Ferric, 2024

中间总线电压（IBV）的降低是另一个重要趋势。报告通过两组VR产品对比展示了IBV对PoL性能的影响：当总线电压从12V降到1.8V，PoL的开关频率可以从0.7MHz飙升至75MHz，带宽从0.3MHz跃升至20MHz，电流密度翻倍；降低IBV的好处是显而易见的——更大的占空比、更低的开关损耗、更高的频率、更快的响应。

来源：APEC 2026, S.04, slide 42 / Pranav Raj Prakash, Virginia Tech & NVIDIA, TPEL, 2025

但代价也是巨大的：对于1000W GPU，假设PDN电阻R_PDN=300mΩ，将VBUS从12V降至1.8V将使PDN损耗增加44倍，达到约100W——这将直接拉低整体效率10个百分点。因此，降低IBV的前提是IBC必须更靠近GPU，以最小化PDN电阻。这就引出了垂直供电这个方向。

来源：APEC 2026, S.04, slide 45

垂直供电（VPD）是近年来增长最快的方向之一。传统侧向供电的痛点是：电流需要横向流经几英寸的PCB铜箔，在1000A+的电流下，即使铜箔做得很厚，IR压降和热损耗都不可忽视；VPD将DrMOS直接置于处理器下方（或垂直插入），通过纵向电流路径将供电距离缩短到毫米级。

两款当前VPD方向的代表性产品：Infineon TDM2354xD（2相，160A，1.6A/mm²）和MPS MPC22166-A-130（2相，130A，1.46A/mm²）；1.6A/mm²意味着每平方毫米的芯片面积输出1.6A——两年前这个数字还在1A/mm²以下。

VPD面临的三大挑战（Pranav Raj Prakash, Virginia Tech & NVIDIA, APEC 2024）主要是：

1. 更严重的相电流不平衡——垂直布局下各相到负载的距离差异更大；

2. 极致的功率密度需求——芯片下方的供电面积极为有限；

3. 更大的电压跌落——解耦电容的减少导致瞬态电压波动加剧。

来源：APEC 2026, S.04, slide 47 / Jaeil Baek, Intel, APEC, 2025

集成电压调节器（IVR）代表垂直供应的另一个极端——将电压调节功能直接集成到处理器封装内部。Intel与KAIST合作提出的CoaxMIL-C方案引入了耦合同轴磁电感，在传统CoaxMIL电感的限制上加入相间耦合，实现电感尺寸33%的缩减和瞬态响应的改善。MPS的MPM3695-100代表了IVR的另一个方向：3.2V至16V宽输入范围，100A连续输出（最高1.8V），可通过并联扩展到800A并实现主动均流。

来源：APEC 2026, S.04, slide 49

高带宽PoL在通用48V总线两级架构中，PoL级的输出阻抗（Zout）特性决定了整个系统的动态响应能力。理想的PoL应该在尽可能宽的频带内保持低输出阻抗，减少对各级解耦电容的依赖。

来源：APEC 2026, S.04, slide 50

训练负载呈现"全载工作"的特征，功率需求在0-1.5kW之间持续波动；而推理负载则呈现"高di/dt阶跃"——电压<1V、电流>1000A（每核）、电流变化率>2000A/μs。这三个"极端"——超低电压（0.8V~1.8V）、超大电流（500A~1500A）、超快瞬态（>2000A/μs）——定义了AI PoL的核心设计指标。

来源：APEC 2026, S.04, slide 51 / Nachiket Desai, Intel, JSSC, 2022

低压GaN的FoM（品质因数）优于硅VDMOS和LDMOS。GaN的横向结构与硅LDMOS相似，但在开关速度和导通电阻上具有天然优势。低压GaN（<100V）将在48V总线生态中扮演关键角色；对于IBC和PoL中大量使用的低压开关管，GaN的低Qg特性可以显著降低高频下的驱动损耗和开关损耗，为频率提升和磁件小型化创造条件。

07 总结与展望

AI算力每3.4个月翻番的增速、814TWh的全球能耗预测、GB300单节点2700W的功耗水平——这三组数据构成了无可辩驳的变革动因；供电已从"配套"上升为"核心制约因素"。

供电三层架构演进路径分别是：机架级：12V → 48V → 800V/±400V，支撑从33kW到1.3MW的功率跃迁；变换器级：两级（IBC+PoL）是当前主流，单级48V方案是中期目标，HSC和TLVR是各层级的技术使能器；器件级：从Si MOSFET到GaN/SiC的迁移正在全面展开。

从全文来看，AI服务器的供电呈现以下三个趋势：

第一，PSU的技术迭代被严重低估： 业界注意力往往集中在IBC和PoL上，但12kW单相PFC、98%三相Vienna PFC、99.2%三相LLC——PSU的每一次性能提升，都在为下游让渡出更多的设计空间（更宽的输入电压范围、更低的输入纹波、更高的效率预算）。

第二，单级48V方案正在走向工程化：五种方案的数据对比表明，学术界已经完成了概念验证阶段。CNR方案的95.86%效率和ZVS特性令人印象深刻，下一步的关键是磁集成优化和工业化验证。

第三，垂直供电将倒逼IBC的重新定位： 当PoL可以直接放在处理器下方时，IBC的输出电压可以降低、IBC必须靠近GPU以最小化PDN损耗。VPD+IBC的协同优化，将在未来两到三年内从实验室走向数据中心部署。

来源：Virginia Tech, TPEL, 2023

本文是三部曲解读的第一篇（Part I），基于APEC 2026 Professional Education Seminar S.04报告（第1-51页）编写。报告作者：Haoyu Wang, ShanghaiTech University。技术分析和行业观点由电力电子系统应用智库独立完成。

敬请关注后续两篇：Part II — 中间总线变换器：HSC如何定义下一代IBC；Part III — 负载点变换器：TLVR的完整理论与实践验证。

报告原文已发布在知识星球，持续更新，敬请关注！

如果觉得不错或对您有用

欢迎推荐给身边朋友

右下角点个在看❤+关注

作者更新更有动力

感谢大家支持

更多相关内容在知识星球中发布

欢迎进一步查阅、学习、共同成长

【苹果手机用户请添加以下微信加入】

如果您觉得有用

记得点个赞⬇⬇