📋CPO与硅光互连：AI数据中心从电互连走向光互连的关键拐点

摘要

AI数据中心正在从“GPU算力堆叠”进入“互连带宽与能效决定系统效率”的阶段。随着训练集群和推理集群规模扩大，GPU、CPU、DPU、交换芯片、光模块与机柜网络之间的数据移动成本快速上升，传统可插拔光模块和纯电互连架构面临带宽、功耗、散热、信号完整性和前面板密度的多重约束。在这个背景下，CPO（Co-Packaged Optics，共封装光学）与硅光互连成为AI基础设施链条中值得重点跟踪的新热点。

本次调研选择“CPO与硅光互连”作为行业热点，主要依据三点。第一，硅光市场已有明确增长数据：MarketsandMarkets公开页面显示，全球硅光市场从2024年的 21.6亿美元，预计增长到2030年的 96.5亿美元，2025—2030年 CAGR 为 29.5%，增长驱动力包括AI、云计算、量子技术、高速数据传输和数据中心需求。第二，Intel公开资料显示，其硅光产品组合已覆盖 400Gbps、800Gbps、1.6Tbps 方案，并且其硅光平台已出货超过 800万颗PIC，片上激光器超过 3200万颗；同时Intel明确提到面向下一代CPU、GPU、IPU和其他SoC的co-packaged路径。第三，OIF持续推动co-packaging标准化，公开页面中提到行业正在关注CPO是否会成为专有实现，还是会形成标准化生态，并出现面向以太网应用的 3.2Tb/s Co-Packaged Optical Transceiver 相关标准化讨论。

本报告的核心判断是：CPO不是简单替代现有光模块的“新封装形式”，而是AI数据中心网络架构升级的一部分。短期内，800G/1.6T可插拔光模块仍会是主流放量路线；中长期看，当交换芯片带宽继续上升、SerDes速率提高、前面板密度和系统功耗成为瓶颈时，光学器件向交换ASIC或计算SoC靠近，将成为更有吸引力的系统方案。硅光则是这一路径的关键工艺底座，它把光子器件与半导体制造、晶圆级测试、片上激光、电子IC和封装协同结合起来，为下一代AI网络提供带宽密度和能效基础。

第一章：行业全景概述

1.1 行业定义与边界

CPO，即Co-Packaged Optics，通常指将光学引擎与交换ASIC、计算芯片或其他高带宽芯片在同一封装或同一板级近距离集成，以缩短高速电信号传输距离、降低电互连损耗、提升带宽密度，并减少系统级功耗。它与传统可插拔光模块的主要区别，在于光电转换位置从设备前面板模块逐步向ASIC附近迁移。

硅光（Silicon Photonics）则是利用硅基半导体工艺制造光子集成电路（PIC），将调制器、探测器、波导、光互连、激光器耦合方案等光学功能与电子系统结合。硅光不是CPO的唯一实现方式，但在成本、晶圆级制造、集成密度和规模化方面，是CPO走向产业化的重要技术底座。

本报告将研究范围限定在AI数据中心相关的硅光互连、CPO、800G/1.6T/3.2T演进、光模块与交换芯片协同，不讨论敏感军事、政治或国际冲突内容。

1.2 为什么现在成为热点

AI数据中心的核心矛盾正在从单卡算力扩张，转向集群级算力利用率。大模型训练需要海量GPU之间进行梯度同步、参数交换和数据并行通信；推理侧则需要在低延迟、低成本、低功耗条件下完成跨节点服务编排。网络带宽不足或互连功耗过高，会直接降低昂贵GPU的有效利用率。

传统数据中心网络通过可插拔光模块实现服务器、交换机和机柜之间的连接。该模式生态成熟、可维护性好、供应链完整。但随着交换芯片总带宽进入数十Tbps乃至更高区间，前面板端口密度、电信号从ASIC到前面板的走线损耗、SerDes功耗、散热和EMI问题都会变得更突出。CPO的逻辑正是在此处出现：把光学引擎靠近ASIC，让长距离高速传输尽早进入光域，从而减少高速电信号在板上的传输距离。

1.3 市场规模与增长口径

MarketsandMarkets公开页面显示，硅光市场2024年规模为 USD 2.16 billion，预计2030年达到 USD 9.65 billion，2025—2030年 CAGR 为 29.5%。该页面还指出，硅光增长来自AI、云计算、量子技术中的高速数据传输需求，数据中心、电信和医疗等场景推动采用。

需要注意：这里的市场规模是“硅光”大市场口径，不等同于“CPO”单独市场规模。CPO仍处在标准化、架构验证和早期导入阶段，公开可验证的独立市场规模不足。因此本报告不会把硅光市场规模直接偷换为CPO市场规模，而是将硅光视为CPO产业化的重要上游与平台能力。

1.4 行业发展阶段判断

当前行业处于“硅光规模化成熟 + CPO标准化和早期系统导入”的过渡阶段。硅光可插拔模块已经有较大出货基础，Intel资料显示其硅光平台已出货超过800万颗PIC和超过3200万颗片上激光器；而CPO仍需要在可维护性、标准化、热管理、光纤连接、可靠性和多供应商互操作方面继续验证。

因此，短期机会主要在800G/1.6T光模块、硅光PIC、调制器、光电探测器、驱动器、TIA、DSP/LPO/LRO方案、交换芯片接口等环节；中长期机会则在CPO光引擎、外置激光源、封装基板、热设计、光纤连接器、系统架构和OIF标准生态。

第二章：产业链深度剖析

2.1 产业链全景图

上游材料与工艺
  ├─ SOI硅片、III-V材料、激光器材料、光纤/连接器
  ├─ 光刻、刻蚀、薄膜沉积、耦合、封装、测试设备
  ↓
光子与电子器件
  ├─ PIC、调制器、探测器、波导、片上/外置激光
  ├─ Driver、TIA、DSP、SerDes、Retimer、时钟与电源管理
  ↓
模块与光引擎
  ├─ 400G/800G/1.6T可插拔模块
  ├─ LPO/LRO、线性驱动方案、CPO光引擎、ELS外置激光源
  ↓
系统集成
  ├─ 交换ASIC、CPU/GPU/DPU/IPU、封装基板、散热结构
  ├─ 交换机、AI服务器、机柜网络、集群调度
  ↓
下游应用
  ├─ AI训练集群、推理集群、云数据中心、HPC、运营商骨干网络

2.2 上游：材料和制造能力决定硅光成本曲线

硅光的优势来自半导体晶圆工艺和光子器件集成。相比传统分立光器件，硅光有机会在晶圆级实现高一致性制造、测试和成本摊薄。但硅本身不是高效发光材料，因此激光器集成方式成为关键问题：可以采用外置激光源，也可以通过异质集成、片上激光阵列或混合集成方案解决。

Intel公开资料强调，其硅光方案具有片上集成激光阵列，且在晶圆级制造，能够支持晶圆级测试和激光burn-in，形成“Known-Good-Die”的光子器件基础。这说明硅光竞争不只是做出光器件，而是要把光学可靠性纳入半导体级质量控制体系。

2.3 中游：可插拔模块仍是现实放量，CPO是下一阶段

当前AI数据中心最现实的放量仍来自400G、800G、1.6T等可插拔模块，以及围绕高速电接口的LPO、LRO、DSP方案演进。MarketsandMarkets页面中提到，硅光应用包括数据中心和HPC、收发器、5G收发器、photo processing、CPO和optical interconnect。这说明CPO是硅光应用图谱的一部分，但不是唯一部分。

可插拔方案的优势是可维护、可替换、生态成熟，缺点是电信号从ASIC到前面板模块的距离较长，速率越高，电损耗和功耗越难控制。CPO则把光引擎靠近ASIC，理论上可以显著缩短高速电通道，但会带来维护、热耦合、光纤布线、封装良率和供应链标准化挑战。

2.4 下游：AI数据中心是最强牵引力

AI数据中心对CPO和硅光的牵引来自三个方向。第一是带宽，GPU集群规模扩大，需要东西向流量快速增长。第二是能效，AI工厂的成本不只由GPU采购决定，也由功耗、散热和网络损耗决定。第三是空间密度，机柜、前面板、交换机槽位都存在物理限制，光互连的集成度将影响系统架构。

从系统角度看，CPO的价值不是某一个器件参数，而是可能改变交换机和AI服务器的物理设计：光纤连接方式、交换芯片封装、散热路径、故障维护策略、机柜布线和网络拓扑都需要协同设计。

2.5 价值链利润分布

短期利润池更确定地集中在光模块、硅光芯片、DSP/Driver/TIA、电连接器、高速PCB、测试设备和交换芯片生态。中长期若CPO规模化，价值会向CPO光引擎、外置激光源、先进封装、热管理、系统级交换平台迁移。

对国内产业链而言，最值得关注的是可验证量产能力，而不是概念热度：800G/1.6T产品认证、硅光PIC工艺稳定性、光电芯片协同设计、可靠性测试、客户导入和供应链安全，是判断公司真实能力的关键。

第三章：竞争格局分析

3.1 竞争不是单点器件竞争，而是生态竞争

CPO与硅光产业链跨度很大，竞争主体包括：光模块厂商、硅光PIC平台、交换芯片公司、云厂商、CPU/GPU/DPU厂商、封装厂、连接器与光纤厂商、标准组织和系统设备商。任何单一公司都难以独立推动CPO成熟，必须形成多方协同。

硅光领域已有较成熟的产品基础。Intel公开资料显示其硅光平台已有大规模出货数据，说明硅光并非停留在实验室。与此同时，OIF等标准组织在推动co-packaging讨论，说明行业意识到CPO若要进入大规模部署，需要互操作和标准化，而不能完全依赖每家厂商的私有实现。

3.2 Intel：硅光平台化能力突出

Intel资料给出的几个事实非常关键：其产品组合覆盖 400Gbps、800Gbps、1.6Tbps；具备片上集成激光阵列；可进行晶圆级测试和激光burn-in；其硅光平台已出货超过 800万颗PIC、超过 3200万颗片上激光器；并提到可与下一代CPU、GPU、IPU和其他SoC共封装。

这些信息说明Intel的优势不只是“有硅光器件”，而是具有从工艺、PIC、电IC、片上激光、测试到co-packaged路径的完整平台能力。未来如果CPU/GPU/IPU需要更近距离光I/O，Intel这类拥有硅光和封装能力的公司具备先发优势。

3.3 OIF：标准化决定生态边界

OIF公开页面显示，行业早在2020—2022年就围绕“Co-Packaged Optics — Why, What and How”以及“Co-Packaging Standardization Progress”举行公开讨论。页面中明确提到，行业关心co-packaging硬件是否只会成为独特的专有实现，还是会从混乱中出现某种标准化。

这点对产业非常关键。若CPO缺少标准化，云厂商和系统设备商会面临供应商绑定、维护成本和互操作风险；若标准化进展顺利，CPO生态才可能出现多供应商竞争和规模化成本下降。OIF页面还提到Intel相关人员参与 3.2Tb/s Co-Packaged Optical Transceiver for Ethernet applications 的编辑工作，说明标准化目标已经指向更高带宽以太网应用。

3.4 光模块厂商：既是受挑战者，也是转型主体

CPO常被描述为可插拔模块的替代方向，但实际更可能是渐进式共存。可插拔模块不会突然消失，尤其在可维护性、供应链、标准化和成本方面仍有优势。对光模块厂商而言，挑战在于未来部分高端交换机端口可能从前面板模块转向板上光引擎或共封装光引擎；机会则在于其光学设计、封装、测试和客户认证经验可以迁移到CPO光引擎。

3.5 云厂商与AI系统厂商：真正的需求定义者

CPO是否大规模落地，最终要看云厂商和AI系统厂商的TCO判断。若CPO能显著降低每bit功耗、提升交换芯片带宽密度、减少布线和散热压力，即使维护复杂，也可能在超大规模AI集群中优先导入。反之，如果可插拔1.6T/3.2T路线仍能满足需求，CPO导入节奏就会更慢。

第四章：技术演进与创新趋势

4.1 从400G/800G到1.6T：带宽演进推动光电协同

Intel硅光资料中提到400Gbps、800Gbps、1.6Tbps方案，这与行业从400G向800G、1.6T升级的趋势一致。每一代速率提升都会加剧电接口、光调制、DSP功耗、热管理和测试复杂度。单纯提高SerDes速率并不能无限解决问题，因为高速电通道的损耗和功耗会越来越高。

因此，未来技术路线可能分化：一部分继续优化可插拔模块，例如LPO、LRO、低功耗DSP；另一部分将光电转换位置前移，进入板上光学、近封装光学和CPO。

4.2 CPO解决的核心痛点

CPO主要解决四类痛点。

第一，缩短高速电连接距离。ASIC到前面板模块之间的高速电信号链路是功耗和信号完整性压力来源之一。CPO把光引擎靠近ASIC，可降低高速电链路长度。

第二，提高带宽密度。当交换芯片带宽继续提升，前面板端口密度和模块数量会受限，CPO有机会提高单位面积可承载带宽。

第三，降低系统级能耗。AI数据中心关注每bit能耗，CPO若能减少电信号驱动损耗，将有助于降低网络能耗。

第四，支撑未来光I/O。若计算芯片与交换芯片之间需要更大规模光I/O，CPO和硅光可能成为芯片封装和系统网络之间的接口层。

4.3 硅光的关键技术路线

硅光技术路线包括PIC设计、波导、调制器、探测器、激光器集成、光纤耦合、电子IC协同、封装和测试。Intel资料中特别强调片上集成激光阵列、晶圆级测试、激光burn-in和Known-Good-Die，这些都指向一个核心问题：光子器件必须像电子芯片一样可制造、可测试、可筛选、可大规模部署。

此外，硅光还需要解决热漂移、偏振、耦合损耗、封装应力和长期可靠性。Intel资料提到其方案可使用标准单模光纤SMF-28，不需要偏振保持光纤，这对系统部署有现实意义，因为它降低了光纤基础设施复杂度。

4.4 CPO的工程难点

CPO工程难点包括：

4.5 与数字IC后端的关联

从Choi熟悉的数字IC后端视角看，CPO/硅光并非遥远的光通信话题。它会影响高速SerDes位置、PHY floorplan、bump/ubump排布、电源完整性、热热点、封装基板约束和die-to-die接口规划。未来如果光I/O进入封装级甚至chiplet级，芯片后端设计需要更早介入封装和系统协同，而不是等芯片完成后再交给封装团队。

第五章：政策与监管环境

CPO和硅光属于AI基础设施、数据中心网络和半导体先进制造交叉领域。各国对AI算力基础设施和半导体供应链的支持，会间接推动硅光、先进封装、高速互连和光模块产业发展。本报告不讨论政治敏感内容，仅从产业政策角度看，政策影响主要体现在三方面。

第一，数据中心能效约束。AI数据中心功耗快速上升，推动产业寻找更低能耗的网络方案。硅光和CPO若能降低每bit功耗，将更符合绿色数据中心趋势。

第二，半导体供应链本地化。硅光PIC、激光器、驱动芯片、先进封装和测试能力，都可能被纳入关键基础设施供应链建设。

第三，标准生态建设。CPO不是单个企业内部技术，必须依赖OIF、IEEE、Ethernet Alliance等生态形成互操作，政策和产业组织可能支持相关标准和测试平台。

第六章：投融资动态

6.1 资本关注逻辑

资本关注CPO和硅光，主要是因为它们同时卡位AI算力、数据中心网络、光通信和先进封装四条主线。与单纯“光模块涨价”不同，CPO代表的是系统架构迁移，硅光代表的是光器件半导体化。若AI集群持续扩大，光互连链条的市场空间会随之放大。

6.2 当前更适合看产业验证，而非讲故事

由于CPO独立市场规模公开口径不足，投资研究不应简单套用大市场数字。更合理的跟踪指标包括：

1. 800G/1.6T产品出货和客户认证；
2. 硅光PIC良率、成本和产能；
3. OIF/IEEE标准化进展；
4. CPO光引擎样机、系统级试点和云厂商导入；
5. 每bit功耗与TCO改善是否足以覆盖维护复杂度；
6. 外置激光源、连接器、封装和测试设备订单。

6.3 风险提示

CPO商业化存在明显不确定性。首先，可插拔模块路线仍在快速演进，可能延缓CPO导入。其次，CPO维护和可靠性问题如果无法解决，云厂商会谨慎部署。第三，标准化不足会导致生态碎片化。第四，硅光虽然增长快，但不同应用之间差异很大，不能把所有硅光增长都归因于CPO。

第七章：代表性案例分析

7.1 Intel硅光平台：从可插拔到co-packaged路径

Intel公开资料是本次调研中最有价值的案例。其硅光平台已经覆盖400Gbps、800Gbps、1.6Tbps方案，并强调片上集成激光阵列、晶圆级测试、laser burn-in和Known-Good-Die。这些能力说明硅光要规模化，必须从工艺、器件、测试到系统设计形成平台。

Intel还提到其解决方案可设计为与下一代CPU、GPU、IPU和其他SoC共封装。这是CPO和光I/O未来最关键的方向：光互连不再只是交换机前面板模块，而可能成为计算芯片封装的一部分。

7.2 OIF标准化：从技术可行到生态可用

OIF“Co-Packaging Standardization Progress”页面提出一个关键问题：co-packaging硬件是走向专有实现，还是形成标准化。这恰恰是CPO商业化的核心。专有实现可以更快试点，但难以形成规模化供应链；标准化更慢，但能降低客户采用风险。

OIF“Co-Packaged Optics – Why, What and How”页面列出了应用驱动、实现考虑和标准化步骤，说明行业早已意识到CPO不是单纯器件问题，而是系统工程与产业协同问题。

7.3 MarketsandMarkets硅光市场：验证成长性但不能偷换概念

MarketsandMarkets公开页面给出硅光市场从2024年21.6亿美元到2030年96.5亿美元、CAGR 29.5%的数据。这一数据验证了硅光的大趋势，但报告必须强调：硅光市场包括数据中心、HPC、5G、传感、医疗、量子等多类应用，CPO只是其中一部分。因此研究时既要看到硅光成长性，也要避免把CPO前景过度确定化。

第八章：未来展望与风险提示

8.1 三阶段演进路径

第一阶段，2025—2027年，800G和1.6T可插拔模块继续放量，硅光在数据中心高速互连中渗透率提升，CPO以试点、标准化和样机验证为主。

第二阶段，2027—2029年，高端交换机和超大规模AI集群可能导入近封装光学或CPO方案，重点验证功耗、可靠性、维护和TCO。

第三阶段，2030年前后，如果标准化、良率和系统可维护性成熟，CPO可能成为最高带宽交换平台的重要架构选择，并与光I/O、chiplet和先进封装进一步融合。

8.2 对产业链的建议

对芯片和系统公司：应提前把封装、SerDes、光I/O、热设计和网络拓扑联合规划，不要把光互连当成后端外设。

对光模块和硅光企业：短期抓住800G/1.6T确定性需求，中长期布局CPO光引擎、外置激光源和系统级测试能力。

对设备和材料企业：关注硅光晶圆制造、耦合、封装、可靠性测试、光电混合检测等环节，这些是规模化后的关键瓶颈。

对研究者和投资者：重点跟踪标准化进展、云厂商部署、每bit功耗、客户认证和良率成本曲线，不要只看概念新闻。

8.3 风险矩阵

数据附录

附录A：关键数据汇总表

附录B：有效引用来源

1. MarketsandMarkets, Silicon Photonics Market Size Report 2025 - 2030.
   URL: https://www.marketsandmarkets.com/Market-Reports/silicon-photonics-116.html
2. Intel, Intel® Silicon Photonics.
   URL: https://www.intel.com/content/www/us/en/architecture-and-technology/silicon-photonics/silicon-photonics-overview.html
3. OIF, OIF Webinar – Co-Packaging Standardization Progress.
   URL: https://www.oiforum.com/meetings-events/oif-webinar-co-packaging-standardization-progress/
4. OIF, OIF Webinar – Co-Packaged Optics – Why, What and How.
   URL: https://www.oiforum.com/meetings-events/oif-webinar-co-packaged-optics-why-what-and-how/

“

免责声明：本报告基于公开信息整理，仅供产业研究参考，不构成投资建议。