夜雨聆风摘要：本轮AI周期对半导体产业的影响，并非一次简单的需求上行。模型厂商、互联网平台公司和车企进入芯片定义乃至自研环节，意味着算力、能效、软件适配和供应安全已经成为其核心产品能力。产业竞争的基本单位由“单颗芯片”上升为“模型—编译器—芯片—存储—互连—封装—系统”的整体。
核心判断未来最重要的变化，不是所有下游企业都成为IDM，而是形成“无晶圆厂的垂直整合”：下游掌握工作负载、软件和架构定义，专业半导体企业提供IP、设计实现、制造、封装及量产能力。 |
AI周期正在同时产生三种力量：第一，训练与推理需求推动先进逻辑、HBM、先进封装和高速互连扩张；第二，定制芯片与半定制平台改变标准芯片的定价和客户关系；第三，AI进入EDA和晶圆制造，缩短设计收敛、良率爬坡和运营优化周期。三者叠加，使产业链从线性供应关系转向多方共同设计的数据闭环。
·需求端：算力采购指标从峰值性能转向每瓦性能、每美元有效算力、Token成本和集群可用率。
·供给端：稀缺资源由先进制程扩展至HBM、CoWoS/3D封装、SerDes、光互连、电源和散热。
·组织端：云平台、车企和模型厂商成为“系统型Fabless”，设计服务商则向共同产品开发升级。
·产品端：标准GPU不会消失，市场将分化为通用芯片、半定制平台和完全定制XPU三层。
·机会端：确定性较高的机会更多位于基础设施型瓶颈，而不是再次复制一颗通用GPU。
一、AI周期为何不同于传统半导体周期
1. 从终端景气循环转向“计算密度—能效—资本开支”循环
传统半导体周期通常由消费电子销量、库存和产能利用率主导。本轮AI周期的核心变量则是单位时间内可交付的有效计算量。模型能力提升带来更高的训练和推理需求；算力成本下降又扩大应用规模；应用规模反过来刺激新的模型和硬件投资。这一正反馈使AI基础设施在宏观需求波动中仍可能维持较高投资强度。
同时，AI并没有均匀拉动所有半导体品类。SEMI对2025年的预测显示，先进节点产能增速约16%，明显高于全行业6.6%的增速；晶圆代工产能预计增长10.9%，DRAM约增长7%，而成熟节点约增长5%。这意味着行业景气从“全面普涨”转向“结构性高景气”。
图1 2025年全球半导体产能增速呈明显结构分化
数据来源：SEMI，World Fab Forecast，2025年1月。数值为SEMI当时预测；先进节点指7nm及以下。
2. 先进制程需求与系统级集成同步增强
台积电2025年年报显示，7nm及以下先进制程占晶圆收入的比重由2024年的69%提高到2025年的74%，3nm收入占比由18%升至24%；2nm也于2025年第四季度进入量产。数据说明AI和高性能计算并未削弱先进制程的重要性，但性能提升越来越需要与先进封装、HBM和互连共同实现。
图2 台积电先进制程与3nm收入占比
数据来源：TSMC 2024、2025 Annual Report。口径为年度晶圆收入占比。
因此，摩尔定律并未被替代，而是从单一的晶体管缩放扩展为“制程缩放＋系统级缩放”。晶圆制造、芯片堆叠、封装基板、存储和散热之间的边界正在被重新定义。
二、自研芯片兴起：供应不足只是表象
平台公司和车企进入自研芯片环节，确实反映了通用芯片在产能、价格、技术支持和产品节奏上的不足。但更深层的原因是，芯片已成为决定其产品体验、单位经济性和战略安全的核心能力。自研的目标并不是拥有所有半导体技术，而是掌握关键定义权。
驱动因素 | 企业希望解决的问题 | 对原有供应链的影响 |
工作负载适配 | 针对模型算子、精度、存储访问和通信模式优化 | 标准芯片转向通用底座，客户要求更深的共同设计 |
总体拥有成本 | 降低训练、推理、电力和集群运营成本 | 定价基准由单颗芯片转向每Token成本和有效算力 |
产品迭代速度 | 让硬件路线跟随模型与软件演进 | 芯片定义提前，软件与硅并行开发 |
供应安全 | 降低对单一芯片品牌和交付周期的依赖 | 依赖转移至先进制程、HBM、封装和EDA |
差异化与数据闭环 | 把运行数据、算法和硬件优化形成闭环 | 下游企业成为系统型Fabless或虚拟IDM |
AWS披露，Trainium2相对第一代Trainium最高可实现4倍性能，Trn2实例相对其GPU型P5e/P5en实例具有30%—40%的价格性能优势。该数据属于厂商特定环境下的比较，不能直接外推至所有模型，但它揭示了自研芯片的商业逻辑：当工作负载足够大且稳定，TCO节省可能覆盖高昂的设计、流片和软件投入。
图3 Google Ironwood相对上一代TPU的系统指标提升
数据来源：Google，Ironwood产品发布资料，2025年4月。均为Google披露数据；并非第三方基准测试。
Google公布的Ironwood指标进一步说明，定制加速器的优化重点已不只是计算单元：相对上一代Trillium，其每瓦性能为2倍、HBM容量为6倍、HBM带宽为4.5倍，芯片间互连带宽约为1.5倍。系统瓶颈正从算术逻辑扩展至数据搬运、内存、互连和散热。
三、产业链组织方式：从线性交付走向协同闭环
图4 半导体产业链由串行交付转向工作负载驱动的协同闭环
传统模式中，应用企业采购标准芯片，芯片公司组织设计，晶圆厂和封测厂按工序交付。AI周期下，模型、软件和硬件必须反复协同：模型结构决定精度和内存访问，编译器决定芯片利用率，封装和互连决定集群扩展效率，制造及运行数据又反馈下一代架构。
新的产业角色未来会出现更多“系统型Fabless”：企业不拥有晶圆厂，却掌握模型、数据、软件栈、架构和芯片路线，并通过IP、ASIC设计服务、晶圆代工和先进封装完成产品。 |
四、未来产业链与供应链的八项变化
1. 芯片定义权向下游迁移
模型厂商、云平台和车企将更多掌握算子、指令扩展、存储层次、互连接口和软件路线。传统芯片公司的竞争力将从“提供标准器件”转向“参与客户早期架构定义”。
2. 通用、半定制和完全定制三层并存
通用GPU适合多变负载和生态优先的客户；预验证计算子系统加自定义NPU/I/O适合大多数车企与行业平台；完全定制XPU只对规模足够大、负载稳定、软件能力强的企业成立。
3. ASIC服务升级为共同产品开发
客户提供工作负载和关键架构，服务商提供SerDes、HBM控制器、CPU子系统、物理实现、封装和量产工程。商业模式将更多采用NRE、IP授权、制造费用和长期产能承诺的组合。
4. 产品单位由芯片上升为系统
竞争指标由芯片峰值算力转向机柜级吞吐、功耗、可用率和Token经济性。服务器、交换、光互连、电源和液冷将与计算芯片共同决定客户价值。
5. Chiplet推动模块化供应链
UCIe 3.0把速率提升至48/64 GT/s，并强化管理和可靠性机制。未来可能形成CPU、NPU、I/O、安全、模拟和光互连芯粒，但开放市场首先会在稳定联盟和垂直生态内成熟。
6. 晶圆代工升级为Foundry 2.0
先进制程、特色工艺、3D堆叠、封装、光电集成和测试将被组织成统一平台。头部客户通过预付款、长期采购和共同规划锁定晶圆、HBM与封装能力。
7. 软件栈成为供应链组成部分
编译器、算子库、Kernel工具、量化、硬件抽象和运行时决定芯片能否真正产生有效算力。芯片供应商的服务周期将延伸到持续的软件优化和生命周期维护。
8. 集中化与多元化同时发生
先进制程、HBM、EDA和先进封装进一步集中；终端架构和产品种类则更加多元。企业会增加第二供应源和区域备份，并通过不同节点的Chiplet组合平衡成本与风险。
五、价值重新分配：哪些环节可能获得更高议价权
AI周期的价值并不会平均分配。能在多个客户体系中复用、同时又受技术或产能约束的能力，通常更容易获得议价权。相比再造一颗通用计算芯片，围绕系统瓶颈建设的基础设施型能力具有更高确定性。
图5 AI周期半导体机会地图
来源：作者分析框架。横纵轴为1—10分的定性评估，不代表市场规模预测；气泡大小表示产业链影响范围。
机会方向 | 需求逻辑 | 主要壁垒 | 较可能的商业模式 |
定制ASIC与半定制平台 | 客户需要差异化但缺少完整芯片团队 | 架构、先进节点、量产经验 | NRE＋IP授权＋量产分成 |
HBM与存储互连 | 参数、KV Cache与数据搬运量快速增长 | 存储工艺、良率、封装协同 | 长期供货与联合验证 |
先进封装与Chiplet测试 | 单芯片面积、带宽和良率受限 | 设备、材料、热设计、KGD测试 | 平台服务＋封装产能 |
SerDes/CXL/光互连 | 集群扩展受通信功耗和带宽约束 | 高速模拟、硅光、系统验证 | IP授权＋器件＋系统方案 |
编译器与算子优化 | 非通用芯片需要建立可用的软件生态 | 模型—软件—硬件联合优化 | 工具授权＋持续工程服务 |
AI-EDA与智能验证 | 设计复杂度和人力瓶颈上升 | 数据、签核可信度、客户流程嵌入 | 软件订阅＋算力＋服务 |
电源、散热与液冷 | 算力密度和机柜功率持续提高 | 可靠性、材料、系统工程 | 部件＋整机柜方案＋运维 |
汽车计算平台 | 中央计算、ADAS与舱驾融合 | 功能安全、可靠性、长期供货 | 平台授权＋芯片＋长期维护 |
六、汽车产业：自研芯片不会消灭Tier 1，而会重写分工
汽车企业自研芯片的直接动因是软件定义汽车：自动驾驶、座舱和车控需要共享数据与算力，传统分布式ECU难以支撑持续升级。车企希望掌握中央计算架构、软件接口和数据闭环，但汽车芯片还必须满足功能安全、可靠性、认证和十年以上供货要求，因此很难完全脱离成熟的半导体与Tier 1体系。
未来较可能的分工是：车企控制E/E架构、操作系统、算法和芯片需求；IP厂商提供预验证计算子系统；芯片公司或设计服务商完成SoC实现；晶圆厂和封测厂负责车规制造；Tier 1转向系统集成、传感器执行器、功能安全和全球交付。Arm披露的Zena CSS即体现了这种半定制方向：通过预集成、预验证平台，厂商称可把开发周期缩短最多12个月并减少约20%的芯片工程工作。该数字同样属于厂商估算，但说明“复用非差异化模块、把资源集中在自定义部分”将成为主流。
七、企业应如何选择自研、合作或采购
是否自研不能由“战略重要性”单一决定，而应同时评估规模、稳定性、软件能力和供应链承诺。以下框架可用于内部讨论。
判断条件 | 标准芯片采购 | 半定制/共同开发 | 完全自研 |
负载规模 | 中小规模或波动较大 | 规模较大且部分稳定 | 超大规模、长期稳定 |
差异化需求 | 通用接口即可满足 | 特定NPU、I/O或安全模块 | 核心计算和系统架构均需定制 |
软件能力 | 依赖成熟生态 | 具备编译器/适配团队 | 拥有完整编译器、运行时和模型团队 |
资金与周期 | 追求快速部署 | 可承担NRE和2—3年周期 | 可持续多代投入及承担流片失败 |
供应链能力 | 按市场采购 | 可签长期代工与封装协议 | 具备多代产品、产能和良率管理能力 |
更合适的目标 | 灵活性和上市速度 | 成本、差异化和风险平衡 | 长期TCO与战略控制 |
决策原则只有当累计TCO节省、产品差异化收益和供应安全价值，显著高于NRE、软件生态投入、机会成本及量产风险时，完全自研才具有经济合理性。多数企业更适合半定制。 |
八、2026—2030年的三种产业情景
情景 | 主要假设 | 产业链表现 | 领先指标 |
基准情景：结构性扩张 | 推理需求持续增长，模型效率同步改善 | 先进逻辑、HBM、封装、互连保持高景气；通用与定制并存 | Token调用量、HBM供需、先进封装利用率 |
上行情景：智能体与物理AI放量 | 企业智能体、机器人和汽车端侧AI形成规模应用 | 边缘推理、汽车计算、传感器、功率与成熟节点同步受益 | 端侧模型部署、机器人出货、汽车算力渗透 |
约束情景：资本回报承压 | 应用变现慢于基础设施折旧，能源或供应受限 | 训练投资降温，推理优化和存量系统效率成为主线 | 云厂商资本开支、GPU/XPU利用率、电力与机柜交付 |
三种情景并不互斥。即使资本开支阶段性回落，已经建立的定制芯片、Chiplet、先进封装和软硬件协同机制也不会回到原点。周期波动会影响投资速度，但产业组织方式的改变具有较强路径依赖。
九、对中国半导体产业的启示
对中国企业而言，机会不应只被理解为追赶最先进通用GPU。AI周期把竞争维度扩展到系统工程、特色工艺、封装、互连、软件和垂直场景，为不同能力基础的企业提供了分层进入空间。
·围绕确定工作负载发展定制ASIC和边缘推理芯片，避免在生态尚未形成时盲目追求全场景覆盖。
·把先进封装、Chiplet测试、热设计、电源和高速互连作为与先进制程同等重要的系统能力。
·加强编译器、算子库、硬件抽象层和开发工具，使国产芯片从“能够运行”走向“能够高效运行”。
·在汽车、工业、能源和机器人场景建立数据—算法—芯片闭环，利用本地应用规模形成产品迭代优势。
·以可复用IP和预验证子系统降低重复研发，培育面向多客户的ASIC设计服务和平台型企业。
·产业政策从单点项目支持转向公共验证平台、工程数据、标准接口、试产与首用保险等基础设施。
需要警惕的是，自研热潮也可能导致重复建设、低利用率和客户过度集中。芯片项目只有形成多代路线、软件生态和稳定量产，才构成真正的产业能力；一次成功流片并不等于建立了可持续业务。
结语：从产品供应链走向能力供应链
AI周期正在重写半导体产业的分工，但不是终结专业化。未来更可能出现“专业分工基础上的垂直协同”：下游企业掌握工作负载和定义权，半导体企业以IP、工具、设计、制造、封装和软件能力嵌入多个客户体系。
最大的变化不是“人人造芯片”，而是芯片越来越难以脱离模型、软件和系统单独定义价值。最具持续性的企业，未必拥有最终芯片品牌，但通常掌握某种难以替代、能够跨客户复用并持续迭代的能力模块。产业链也将因此从销售产品，转向长期供应算力、能效、可靠性和迭代能力。
数据口径与参考资料
[1] TSMC 2025 Annual Report：https://investor.tsmc.com/static/annualReports/2025/english/index.html
[2] SEMI：Eighteen New Semiconductor Fabs to Start Construction in 2025：https://www.semi.org/en/semi-press-release/eighteen-new-semiconductor-fabs-to-start-construction-in-2025-semi-reports
[3] AWS：Amazon EC2 Trn2 Instances and UltraServers：https://aws.amazon.com/ec2/instance-types/trn2/
[4] Google：Ironwood—The first Google TPU for the age of inference：https://blog.google/innovation-and-ai/infrastructure-and-cloud/google-cloud/ironwood-tpu-age-of-inference/
[5] UCIe Consortium：UCIe 3.0 Specification：https://www.uciexpress.org/post/ucie-3-0-specification-redefining-chiplet-interconnects
[6] Arm：Zena Compute Subsystems：https://newsroom.arm.com/news/arm-unveils-zena-css
[7] Cadence：Cerebrus AI Studio：https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/soc-implementation-and-floorplanning/cadence-cerebrus-ai-studio.html
[8] Nature：A graph placement methodology for fast chip design / AlphaChip addendum：https://www.nature.com/articles/s41586-024-08032-5
