新型AI存储技术要来了,可以开始炒作CXL、HBF概念

AI存储技术的两条新赛道

当前AI基础设施正面临"内存墙"瓶颈——GPU算力每2年翻倍，但内存带宽和容量的增长远跟不上算力需求。在此背景下，两条新型存储技术路线正从产业边缘走向舞台中央：

CXL（Compute Express Link）：面向DRAM领域，通过协议层革新实现内存池化与共享，解决数据中心内存利用率低下问题

HBF（High Bandwidth Flash）：面向NAND领域，借鉴HBM的3D堆叠思路将NAND闪存堆叠，填补HBM与SSD之间的存储层级空白

CXL技术产业链

技术提出方与标准化组织

技术本质：CXL不是新的物理接口，而是在PCIe物理层之上增加了一层协议——包含CXL.io（I/O协议）、CXL.cache（缓存协议）和CXL.mem（内存协议）三个子协议，实现CPU与设备间的缓存一致性和内存共享。

协议演进：

CXL 1.0/1.1（2019）：单机内存扩展

CXL 2.0（2020）：支持内存池化、交换

CXL 3.0/3.1（2022-2023）：支持多级交换、机架级内存池化

CXL 3.2（2024年12月）：基于PCIe 6.x，最高64 GT/s速率，增强跨节点内存共享与全局结构管理能力

核心芯片研发方

（1）CXL控制器芯片（MXC——内存扩展控制器）

关键产业动态（2026年7月）：三星、SK海力士、美光三大存储原厂集体叫停或大幅缩减自研CXL控制器项目，转而采用外包体系。原因：担心自研CXL控制器推广后蚕食自身通用DRAM市场需求（"自我侵蚀"效应）。其中：

美光：终止专有CXL控制器研发，转用PrimeMars方案

SK海力士：正式通知合作伙伴停止自研CXL控制器，转向采购专业芯片供应商方案

三星：缩减自研规模，重点转向CXL内存模块产品本身

产业影响：此趋势对澜起科技等独立CXL控制器芯片供应商构成重大利好——存储原厂退出控制器自研后，将更多依赖第三方供应商，澜起科技作为全球MXC芯片领导者（全球市占约92%）将直接受益。

（2）CXL交换芯片（Switch）

（3）关键互补关系：Marvell做GPU/服务器之间互通（交换层），澜起做CPU/GPU与本地内存池的扩容/信号缓冲（内存端控制器），两者同台部署、互不替代。Marvell持有澜起科技股权，形成深度绑定。

CXL内存模块（CMM-D）研发与量产方

CXL内存颗粒供应方

CXL内存池中的基本颗粒为DRAM，主要供应方：

CXL方案集成与需求驱动方

CXL供应链配套方

CXL商业化时间线

HBF技术产业链

技术提出方与标准化组织

技术本质：HBF借鉴HBM的3D堆叠技术，但将核心介质从DRAM替换为NAND闪存。通过堆叠NAND闪存芯片（类似HBM堆叠DRAM），在相近物理空间内实现8-16倍于HBM的容量，成本仅为HBM的1/5至1/10。主要面向AI推理场景的大模型权重加载，填补HBM（高带宽但容量有限）与SSD（大容量但延迟高）之间的存储层级空白。

核心研发方