夜雨聆风近日，在IC设计验证领域的重要技术会议DVCon China上，中国数字EDA/IP龙头企业上海合见工业软件集团股份有限公司（简称“合见工软”）携验证硬件产品及解决方案亮相展会。在技术分论坛上，合见工软验证产品市场总监曹梦侠与Hybrid混合验证平台研发负责人朱振中发表了题为《AI赋能验证：智能技术如何重塑验证全栈》的演讲，系统阐述了合见工软在AI与EDA深度融合方面的技术路径、产品落地与行业洞察。
双重范式变革下，验证行业进入AI工程化落地关键期
当前半导体行业正经历前所未有的双重范式转变：一方面，AI芯片规模呈指数级增长，单芯片动辄数十亿门，多die封装、超节点互联成为常态，验证工作从单die正确性扩展到多芯片系统级、软件栈与硬件协同的复合性测试；另一方面，AI技术本身正在成为解决这些验证难题的核心驱动力，推动EDA工具从传统的辅助工具向智能生产力平台演进。
根据行业调研数据，曹梦侠指出，90%以上的受访者（覆盖设计、验证、CAD、PM与决策层）认同AI赋能设计验证是行业重要方向；我国数字芯片前端设计验证工程师约12万人，AI赋能在该领域具备显著的市场空间。这意味着客户关注点正从“了解AI能做什么”转向 “如何将AI工程化、可验证、可集成”，市场正从早期调研阶段加速进入实施阶段，下一阶段的竞争核心将是工程集成能力而非Demo演示能力。
调研同时揭示了客户对AI EDA工具最迫切的需求，排名前五的任务均与验证强相关，分别是测试用例生成（93.3%）、错误分析与调试辅助（90.0%）、代码生成与纠错（86.7%）、EDA脚本生成与验证覆盖率优化（均为83.3%）。现在客户普遍使用的AI工具是通用大语言模型（LLM）（如DeepSeek等），占比高达73.3%。曹梦侠强调，客户关心的并不是工具的形态或标签，而是AI EDA工具的价值落点，即能否在工程师审阅（review）与签核（signoff）责任不变的前提下，持续卸载高频、重复、耗时的工程任务。
曹梦侠在演讲中首次系统地提出了AI与EDA融合的“三层关系框架”，为行业提供了清晰的技术演进路线图：
·To AI：AI芯片设计工程负载对验证平台提出新需求
·By AI：将AI技术深度融入EDA工作流，压缩工程闭环成本，提升验证效率
·Be AI：探索EDA专用基础大模型，是更长期的产业研究方向。
他强调，AI与EDA的关系不是单向的，工程负载既驱动平台演进(To AI)，也通过AI进入工作流被压缩（By AI）；基础大模型本身的演进（Be AI），是更长期的产业研究方向。
基于这一框架，合见工软创新性地推出了五级AI工程能力模型，量化AI对工程工作负载的参与深度。
从E1到E5，AI工具分别针对了信息过载、候选动作过多、工程数据资产工作量大、工具步骤之间靠人工衔接、收敛偏晚等工程痛点，提出相应解决方案，促进工程控制闭环，逐步压缩工作量与收敛周期，解决验证工程挑战。曹梦侠强调，AI的价值来自工程杠杆，而不是自动化的标签， E5级并不等于全自动化，其不会替代工程师的审阅与签核责任，工程师始终保留设计意图、方法论和最终把关。
合见工软UDA 2.0：打造Agentic AI与EDA工具链的闭环集成随着AI与EDA的深度融合发展，Agentic AI（自主式人工智能体）已为芯片设计领域带来范式革命，智能体EDA不再依赖单点模型提供辅助，而是进化为一个具备自主设计能力的决策中枢——它集成了主动规划、独立执行和自我反馈与迭代机制，实现了从辅助分析到主导设计的范式转移。EDA Agent打破了传统的“以人设计为主导，EDA工具辅助”的模式，将工程师从繁琐的实现细节中解放，使其更专注于架构创新、战略规划和复杂决策等更高维度的工作。
合见工软早在2025年2月就推出了国内首款自主研发的第一代数字设计AI智能平台——智能体UniVista Design Agent (UDA) 1.0，今年3月，又重磅发布了第二代数字设计AI智能平台——UDA 2.0，从“Level 2：对话式 LLM 辅助工具”，演进到“Level 4：Agent 工作流-自主设计者”。
曹梦侠在演讲中重点介绍了UDA 2.0。与上一代产品相比，其颠覆性突破在于构建了一个具备自主任务规划和执行、自动调用内嵌和外挂工具集完成闭环设计、验证与优化能力的Agentic AI系统。这一系统深度融合了通用大语言模型（LLM）与合见工软自研的EDA工具链（包含UVS+软件仿真、UVD+软件调试、UVSYN逻辑综合等），并深度融入芯片设计行业知识，实现了芯片设计从自然语言描述到高质量代码产出的一站式自动化。其核心价值并不在于单点效率优化，而在于通过智能体理解和规划任务，并通过设计、验证、调试、文档处理等多个智能体协同，直接调用底层EDA工具，通过迭代自主完成整个工作流程并自主修正和优化设计，将工程师从大量重复性工作中解放出来，使其能够更多聚焦于架构决策和创新性设计，从而使芯片的整体项目设计和验证效率实现指数级提升。
“UDA的价值来自于AI与EDA工具的闭环集成，而不是一次性的代码生成。”曹梦侠解释道，“EDA场景下的AI必须建立在工具数据库、调试数据库与工程上下文之上，而不是单纯依赖模型猜测。” 为此，UDA 2.0确立了四大关键原则：工具感知（Tool-aware）、数据优先（Data-first）、可组合性（Composable）与人在回路（Human-in-the-loop）。
全栈硬件验证平台：破解AI芯片系统级验证难题
随着AI芯片性能的迅速演进，其验证挑战远不止于规模的扩大，而是演变为更系统、更软件化、更互联化的系统级工作负载问题，AI系统验证的焦点，正在从单die正确性扩展到多芯片互联、关键接口和软件启动的复合性测试。
曹梦侠指出，传统芯片验证主要关注RTL正确性，而AI芯片则需要在流片前验证完整的软件栈、多芯片互联、高速接口协议以及实际系统场景下的性能表现。具体痛点包括：单芯片规模普遍达到近百亿门级，传统逻辑仿真无法承载；AI算法需要长时间运行，要求仿真平台具备更高的运行吞吐量；多卡、多节点组网场景下，必须提前验证系统级的互联行为；同时，PCIe 6.0、CXL、HBM3e、UCIe等新协议的快速演进，对验证平台的接口配套提出了更高要求。他认为，AI芯片验证正在从功能正确性验证，转向涵盖软件、接口与系统场景的复合型验证。
针对上述挑战，合见工软面向AI芯片诸多场景的验证打造了三层硬件验证平台解决方案，通过“场景方案层-执行平台层-接口与模型层”的分层架构，精准匹配AI芯片不同验证阶段的工作负载需求。
在执行平台层，合见工软提供三大核心执行引擎，实现全场景验证覆盖：
·大容量Emulation平台支持近30亿门级验证容量，具备全波形可观测能力，是复杂系统级验证与深度调试的首选；
·高性能原型验证平台基于192 FPGA级联架构，可实现10MHz以上的系统运行频率，专门面向长时软件工作负载与大规模回归测试；
·Hybrid混合验证平台则兼顾速度与精度，能够将操作系统启动等耗时阶段前移到虚拟平台，大幅缩短验证周期。
接口与模型层是AI芯片验证的“入场门槛”。合见工软已实现对AI芯片所需所有高速接口协议的全面覆盖，包括内存接口（HBM/DDR/LPDDR/GDDR 全系列）、高速串行接口（PCIe/CXL/以太网/ MIPI/USB）、Chiplet互联（UCIe的D2D和C2C模式）以及片上网络（AMBA CHI/AXI）。同时提供基于实际硬件接口子卡与基于虚拟 VIP（transactor）的两种验证模式，用户可根据验证阶段与精度要求，灵活选择纯虚拟、纯硬件或混合模式，高效应对不同协议栈的验证挑战。
在场景方案层，合见工软针对AI芯片最核心的超节点组网、Chiplet互联、低功耗验证等场景推出了定制化解决方案，其中硅前组网验证方案是其核心差异化优势。通过自研的Scale-Up Test Suite，合见工软能够将硬件验证平台直接连接到真实的400G以太网交换机，实现对AI集群网络的流量监测、主动丢帧模拟与端到端性能评估。这一方案解决了行业长期存在的“流片后才发现组网性能瓶颈”的痛点，能够在流片前提前发现互联风险，大幅降低流片后定位与修改的巨额成本。目前，合见工软是全球少数能够提供此类完整流片前组网验证方案的公司之一。
从To AI到By AI：硬件验证平台的智能化闭环
“AI芯片设计需要更好的验证平台，同时硬件验证平台本身也需要AI来提升工程效率。”曹梦侠在演讲中提出了“From To AI to By AI”的核心理念，指出合见工软将同样的E1-E5五级能力模型应用于硬件验证平台本身的智能化改造，目标是减少编译、运行、调试、bring-up与收敛全环节全流程的迭代成本。
具体而言，在编译阶段，AI能够帮助分析约束冲突、优化分区策略、加速编译收敛；在调试阶段，AI通过日志聚类、波形理解与根因分析，大幅缩短问题定位时间；在回归测试阶段，AI智能排序测试用例，优先执行高风险用例，提升验证收敛效率。通过这一系列改造，硬件验证平台不再是孤立的“硬件盒子”，而是成为AI芯片设计工程闭环中不可或缺的核心环节。
曹梦侠再次强调，硬件验证平台的AI化同样严格遵循“人在回路”原则，E5级收敛能力仅代表AI能够提供更高效的收敛辅助，最终的签核责任始终由工程师承担。
UV Hybrid 混合验证：三大落地案例验证工程价值
UV Hybrid方案是合见工软Emulation上的新兴应用场景，具备灵活性强、仿真速度快、资源利用率高、易于调试等特点，可以让用户在开发效率、验证精确度、硬件资源使用成本等诸多需求上找到优化平衡点，进一步推动芯片产品加速面市。
合见工软Hybrid混合验证平台研发负责人朱振中在演讲中详细介绍了UV Hybrid混合验证解决方案，它采用模块化的虚拟侧（Host/PC）、Hybrid Bridge（桥接层）和硬件侧（Emulator/DUT）三层架构设计，实现了虚拟侧与硬件侧的无缝协同。其核心思想是“混合不同抽象层次的模型进行联合仿真”，通过在速度与精度之间找到最佳平衡点，解决AI芯片验证中“仿真太慢、硬件调试太难”的行业痛点。
随后朱振中展示了合见工软三个已在客户现场落地的典型应用案例。
在单卡Fast Bootup场景中，针对AI芯片最耗时的操作系统启动验证环节，合见工软推出了基于Arm FastModel的单卡快速启动方案。该方案将Arm CPU核、GIC600中断控制器等模块迁移到虚拟侧，仅在硬件侧保留 NPU、HBM3 控制器等关键IP，并通过创新的HBM3 Mirror机制解决了虚拟侧与硬件侧的存储一致性问题。测试结果显示，完整的Linux系统启动时间从原来的2小时以上缩短至2分钟，使得软件团队能够在项目早期就开始驱动和应用程序的开发与验证。
在AI多卡组网验证场景中，合见工软推出了一机多卡Hybrid组网方案。通过“虚多实少”的架构设计，将绝大部分系统模块放到虚拟侧的vSpace虚拟平台，仅在硬件侧保留需要精确验证的IB网卡IP。客户可模拟8卡甚至16卡的系统，多台服务器互联则可构建更大规模的超节点集群，解决了传统硬件验证平台难以扩展到多节点的难题，能够在硅前完成完整的集合通信算子和分布式训练任务的验证。
在与达摩院的深度合作中，合见工软推出了基于玄铁C930处理器的Hybrid验证参考设计方案。该方案将玄铁C930 CPU核、CLINT定时器等模块迁移到QEMU虚拟平台，其他外设和自定义IP保留在硬件侧。测试结果显示，系统启动时间从387秒缩短至53秒，整体运行速度提升7.3倍，验证效率提升约86%。同时，虚拟平台提供的丰富调试手段，使得工程师能够独立快速定位问题，大幅降低了跨团队协作成本。
演讲最后，曹梦侠强调：“AI EDA的下一阶段，不是追逐更激进的自动化，而是建立更可靠的工程杠杆，最佳落地路径是先建立可见、可控、可验证的AI生产力，再扩展到更复杂的工程闭环。”合见工软诚邀所有客户与生态合作伙伴，共同定义可验证、可集成、可落地的AI EDA实践，携手推动中国半导体产业的智能化升级。
