夜雨聆风
1、算力-网络数倍级剪刀差，网络架构迭代加速
1.1 本质逻辑1：算力与网络增速的数倍级差距
互联速度/内存速度已远远落后算力增长速度。算力从2020年到2024年，增长了28倍；同时期PCIE带宽仅增长2倍、GPU内存 仅增长2.4倍，算力与带宽增长的巨大不匹配为互联带来投资机会。
芯片增长带来连接速度的持续提升。Blackwell架构的GPU拥有2080亿个晶体管，GPU的制造过程需要两个集成电路板，而这 两个板子通过每秒10TB的数据传输速率进行连接，第五代NVLink最新版本的NVIDIA NVLink@提供了突破性的1.8TB/s双向传 输速率。
1.2 本质逻辑2：计算芯片出货，对应带宽传输增加
AI计算集群（GPU/ASIC）的出货量是驱动光模块和网络带宽需求的根本动力。AI芯片与外部进行数据交换，取决于芯片 本身的网络接口速率以及网络架构；
光模块比例提高：对于英伟达，更先进的平台需要更高的配比（GB200 1： 2~3提升至VR200 1:4~6 ），光模块速率也从 800G提升至1.6T；
ASIC芯片带宽配比更高：谷歌TPU芯片平均配比1:4、亚马逊Trainium芯片平均配比1:4、Meta MITA-T芯片配比1:8~12， 配比提升带来光模块的总量提升。
1.3 光网络架构：三种网络架构scale up/out/across
Scale Up（节点内互联）：传输介质：短距离（机架内）以铜缆为主，成本低、功耗低、可靠性高；长距离（跨机架）正向 光互联演进，如共封装光学（CPO）、近封装光学（NPO）技术；
Scale Out（节点间互联）：传输介质：当前主流为可插拔光模块（800G/1.6T），未来趋势硅光、3.2T、轻相干光模块。
Scale Across（跨数据中心互联）：跨区域协同训练，将多个数据中心GPU集群用于单一大型AI模型训练，相干光模块 （Coherent ZR/ZR+）是Scale Across场景中长距离传输的关键技术
1.4 光网络架构：NV网络架构核心系统级协同设计
英伟达网络架构的核心和特点为一个核心、三大支柱。其核心是系统级协同设计（Extreme Co-Design），通过将计算、网络 和软件深度整合，构建一个完整的、端到端的AI基础设施平台。其特点体现在三个相互关联的网络维度上，根本目标是降低 每Token成本和提升每瓦性能。这意味着网络设计必须服务于最大化GPU利用率、最小化通信延迟和功耗。
NVLink：是NVIDIA专有的高速GPU互连技术，目前已发展到第六代，单GPU带宽3600GB/s,是PCIe Gen6的14倍以上;
NVSwitch：是实现多GPU全互联的关键芯片，单GPU带宽翻倍至3.6TB/s，NVL72系统总带宽达260TB/s；
NVLink Fusion：让定制芯片（包括CPU和XPU）与NVIDIA的NVLink scale-up网络技术以及机架级扩展架构相集成
1.5 光网络架构：Google/Meta/Aws自研芯片+定制网络
谷歌网络：自研TPU + ICI + OCS (3D Torus) 架构，强调低成本、高扩展、低延迟、全自研软硬件协同。 Virgo 的定位是专 为TPU v8t（训练集群）设计的全新横向扩展（Scale-out）网络架构，支持超过100万颗TPU芯片组成单一训练集群。
Meta网络：自研MTIA + 以太网主导 + 高速光互联，强调开放机架架构、多供应商策略；DSF（解耦调度结构）& NSF（非调度 结构），其中NSF：基于L3 CLOS网络，使用NVIDIA Spectrum 4交换机（51.2T），支持20,736个GB300 GPU。
Amazon (AWS)网络：自研Trainium + NeuronLink + 自研网络，强调运营灵活和开放生态；最新扁平数据中心网络架构RNG， 新型分布式路由协议，利用随机图的特性，在端点之间找到大量边不相交的路径，成本比胖树低 45%。
2、光互联载体：1.6T/硅光光模块加速，上游器件紧缺提升
2.1 光模块：传统分立式（EML）市场主导方案
目前光模块市场中传统分立式（即采用EML等独立元器件的可插拔模块）仍是主流，长距离传输性能优异（如FR/LR），耦合效率高， 编码误码率低，目前800G是主力，1.6T渗透率快速提升，3.2T是下一代在研产品。
工作原理： EML将DFB激光器与EAM调制器单片集成，通过电信号实现高速光强调制，具有高带宽、低啁啾和良好的传输性能。
模块结构： 发射端由EML芯片、Driver等组成TOSA，接收端由PD、TIA等组成ROSA，再与DSP、PCBA及光接口组装成完整光模块。
EML芯片供应商：Lumentum、Coherent、三菱电机、东山精密。
2.2 光模块：硅光（CW光源）渗透率快速提升
硅光光模块将调制器、光路等集成在单一芯片上，器件数量减少，组装复杂度降低，有利于大规模量产。CITI预测硅光渗透率在 2028年将达到60%，对应的光芯片需求（含EML和CW激光器）在2028年将达到17.14亿颗，3年复合年增长率（CAGR）为62%。
光源与模块结构：由于硅材料发光效率较低，硅光模块通常采用外置Ⅲ-Ⅴ族连续波激光器提供光源，并通过耦合结构将光注入硅光 芯片；芯片上可集成调制器、波分复用器、探测器等器件。
工艺与发展趋势：硅光芯片以SOI晶圆为基础，采用与CMOS兼容的光刻、刻蚀、沉积和金属化工艺制造，具备高集成度和规模化生产 潜力；目前仍面临光源耦合、热调谐及先进封装等挑战。
2.3 有源器件：DSP-信号质量的修复引擎
核心功能：DSP芯片承担着全链路信号重建的核心功能，补偿信号损伤、支撑高阶调制与高速率；解决高速电信号经过 PCB、光 纤后的衰减、串扰、抖动问题，是 AI 算力光互连主要芯片。
完整信号链路：交换机高速电信号 → DSP 编码整形 → TIA / 激光驱动 → EML 光芯片；接收端：光电信号 → TIA → DSP 均衡纠错 → 输出干净数字信号给 GPU / 交换机。
海外：Marvell（收购 Inphi）、博通深耕光 DSP 超 20 年，完整自研 SerDes、ADC、核心 IP 永久不对外授权；
国内：可商用量产：仅橙科微、华为海思实现400G PAM4 DSP小批量落地；华为仅内部自用，不对外销售。
2.4 有源器件：TIA/Driver-信号放大和修复的稳定器
Driver位于发射侧，接收来自DSP或交换芯片的电信号，将其放大并整形为足够大的电流，驱动激光器（如EML、VCSEL）或调制器 发光。其核心要求包括：高带宽、低抖动、低功耗以及高线性度，以确保光信号质量的上限；
TIA位于接收侧，连接光电探测器（PD或APD）。当PD将微弱的光信号转换为微安级甚至更小的光电流后，TIA负责将这极其微弱的 电流信号转换为电压信号并放大，供后续电路处理 。TIA的性能直接决定了光模块的接收灵敏度、信噪比（SNR）和误码率（BER）
海外：224G 高速 TIA/Driver 垄断，MACOM、MaxLinear、Semtech、Marvell；掌握全套 SiGe 工艺 IP、高频模拟电路专利，深 度绑定英伟达、谷歌云厂商硅光 / CPO 方案；
国内：厦门优迅、芯耘光电、亿芯源。
2.5 有源器件：探测器（PD）-光电转换起点
PD 光电探测器（接收端光芯片）：位于 ROSA / 接收光引擎前端，将光纤输入的光信号转换为微弱光电流，是整个光通 信系统“光→电”转换的起点。
核心指标：响应度（A/W）、3dB 带宽、暗电流/噪声、结电容、饱和光功率、线性度和可靠性；高速光模块中，PD 需要 在小尺寸、低电容下兼顾高带宽和高响应度，并与 TIA 近距离封装以降低寄生效应。
技术路线：PIN PD 成本低、速度快、结构简单，是数据中心短中距模块主流；APD 通过雪崩倍增获得内部增益，接收灵 敏度更高，适合长距/弱光场景；硅光方案中多采用 Ge-on-Si 探测器与 PIC 集成。
产业趋势：800G→1.6T→3.2T 推动单通道 100G/200G 升级，PD 不再是单独器件比拼，而是与 TIA、DSP、硅光 PIC 共 同优化的接收链路；CPO/NPO 中更强调片上集成、低寄生、热稳定和长期可靠性。
