夜雨聆风
1. 硅电容：以半导体工艺重塑被动元件性能边界
1.1. 硅电容尚处产业化初期，市场竞争格局集中
硅电容（Silicon Capacitor）是指以硅晶圆为衬底，采用半导体工艺（如薄膜沉积、 光刻、深硅刻蚀等）制造而成的新型电容元件。硅电容对传统电容的颠覆，体现在材料 （采用硅氮氧化物）、工艺（晶圆级加工）和结构（三维堆叠、异质集成）的全面革新， 从而在性能与集成密度上形成代际超越，特别适用于高频、高温、超薄封装及高可靠性 等严苛应用场景。
硅电容的分类方式多种多样：
硅电容依据内部结构特征可划分为 2D 平面型与 3D 立体型两大类别。2D 硅电容 采用高掺杂硅作为电极与基底，借助化学气相沉积或热氧化工艺在其表面形成介质层， 属于经典的平面结构方案。而 3D 硅电容则是为突破二维平面物理限制、谋求更高容量 密度而衍生的技术演进方向，其核心在于引入半导体微加工技术，特别是深硅刻蚀等 MEMS 工艺，在硅衬底上构建三维立体架构，从而显著增大介质层的有效面积，最终实 现单位面积电容量的有效跃升。
按工作原理分类，硅电容主要可分为 MIM（金属-绝缘体-金属）和 MOS（金属-氧 化物-半导体）。硅基电容器是利用半导体工艺制造而成的静电电容器，通常采用金属- 绝缘体-金属（MIM）或金属-氧化物-半导体（MOS）/ 金属-绝缘体-半导体（MIS）结构， 制作在硅衬底上。当前，硅电容主要采用 MIM 和 MOS 两种结构，MIM 可用于 2D、3D 硅电容，主打低 ESL 去耦；MOS 多运用于 2D 硅电容，适用于射频、片上集成电路。
MIM 结构硅电容在硅衬底上沉积高介电常数介质层，两侧制备金属电极，借助衬 底的导热性与机械支撑实现高密度集成。通过优化介质厚度与电极面积，MIM 结构可 在极小芯片面积内达成高容值，同时维持低等效串联电阻（ESR）和低等效串联电感（ESL） 特性。
MOS 结构则利用栅氧化层与硅衬底形成电容，其容值随栅极电压动态变化，具备 电压可调性，适用于高频调谐电路。该结构可与 CMOS 工艺高度兼容，便于集成片上 电容阵列。优化栅氧厚度与沟道尺寸后，MOS 结构可在高频下保持低损耗，100MHz 下 品质因数（Q 值）可达 50 以上，满足射频前端电路的应用需求。
按产品安装方法分类，硅电容可分为焊接安装和引线键合安装。焊接安装产品适用 于高密度表面贴装场景，引线键合安装产品则适用于与 IC 等元器件的一体化封装。
产业内主要有三种硅电容技术路线——平面结构（Planar）、深沟槽结构（Deep Trench Capacitor，DTC）及过孔集成结构（Via Integrated Capacitor，VIC）。平面 结构工艺最成熟，基于平面电极板形成电容，结构简单，容值密度相对有限，器件厚度 为常规水平，主要应用于传统或低端通用场景。深沟槽结构工艺成熟，通过刻蚀高纵横 比深沟槽并在侧壁沉积介质及电极材料以大幅增加有效电极面积，容值密度高，器件厚 度不足 40µm，可实现超薄形态，主要应用于 AI 服务器、高速光模块等高性能主流应 用。过孔集成结构基于 CMOS 后段工艺开发，产业化处于导入加速期，容值密度更高， 具有进一步减薄和集成潜力，更适用于 GPU 近芯片供电及高端先进封装。
1.2. 硅电容与 MLCC 有何不同？
MLCC 与硅电容在制造工艺上有着本质差异，这源于它们完全不同的技术路线。
MLCC 属于“烧”出来的陶瓷器件。MLCC 工艺始于陶瓷粉料，先通过流延制成厚 度仅 1~5 微米的薄膜，再将几百甚至上千层这样的薄膜叠压在一起，最后在 1200℃以上 的高温下共烧成型，并制作端电极。整个过程的核心在于材料配方和烧结控制，由此形 成的陶瓷介质具有多晶或非晶结构，内部难免存在晶界、气孔和微裂纹等微观缺陷。
硅电容是“刻”出来的半导体器件。硅电容以单晶硅为衬底，先利用深反应离子刻 蚀（DRIE）加工出深沟槽，再通过原子层沉积（ALD）或等离子体增强化学气相沉积 （PECVD）在沟槽内生成致密的介质薄膜（如氮化硅、氧化铝或氧化铪），随后沉积电 极，并借助光刻、刻蚀等标准半导体工艺完成金属化。硅电容的核心是半导体精密加工， 其单晶硅衬底缺陷极少，介质薄膜也极为均匀致密。
综上，MLCC 依赖高温烧结的陶瓷工艺，而硅电容依托半导体光刻与薄膜沉积技 术，这种“出身”的不同从根本上决定了它们性能上限的差异。硅电容在温度稳定性、 直流偏压特性、等效串联电感与电阻、最高工作温度、厚度、压电噪声以及高温寿命等 方面均显著优于 MLCC，这些优势使其特别适合高频、高温、超薄封装及高可靠性等严 苛应用场景。然而，在单颗容量和单位容量成本上，MLCC 依然拥有不可撼动的优势， 能够以极低的价格实现大容值，满足海量通用需求。因此，两者的定位并不冲突：硅电 容着眼于性能极限的突破，服务于对电气特性和可靠性有特殊要求的细分市场；MLCC 则凭借成熟的工艺和成本优势，继续在大容量、低成本、广覆盖的常规应用中占据主导 地位。
2. AI 产业趋势驱动，硅电容有望迎来广阔增长空间
2.1. AI 芯片/HBM 封装
凭借封装内近裸片去耦的独特价值，硅电容有望逐步成为 GPU、ASIC、HBM 先进 封装的标配器件。一方面，GPU TDP 持续走高，AI 服务器电源机架、VRM、DC-DC 转 换器与 OAM 板端对电流、动态负载的限制不断收紧，带动板载 MLCC 用量提升。这类 元器件负责板级滤波稳压，以此保障 GPU 满负载运行稳定。另一方面，主流算力芯片 均采用多裸片集成架构，单封装整合计算裸片、I/O 裸片、NVLink 互联裸片，再搭配 HBM、硅中介层与封装基板，组成一套复杂异构系统。不同裸片、独立电源域的工作频 率各不相同，负载瞬时跳变频繁，必须配备高速瞬态去耦网络。如果只依靠板端 MLCC 完成稳压，电流回路过长，拉长的传输路径会生成大量寄生电感，直接削弱高频瞬态响 应能力。硅电容恰好可以化解这一难题，它拥有超低 ESL，可紧贴裸片布置。AI GPU、 CPU、ASIC 以及 HBM 进入高负载状态后，电流会在极短时间内剧烈变化；电容 ESL 数 值越低，越能快速填补瞬时电流缺口，抑制电压波动，从封装内部保障供电持续平稳。
在部署方式上，硅电容可依据空间与电气需求，设计为 top-side（芯片顶部贴装）、 land-side（封装底部放置）或 embedded（嵌入基板内）三种形态，紧邻 GPU、CPU 或 ASIC 布置，亦可置于硅中介层底部乃至封装基板内部。越靠近 die，去耦回路物理 长度越短，寄生电感显著下降，从而在瞬态电流陡升时有效抑制电压跌落，同时显著削 弱高频噪声——这对多 die 异构集成环境下的电源完整性尤为关键。总体而言，硅电容 通过缩短电气路径，将无源器件的性能边界从板级推进至芯片近旁，是应对先进封装时 代高频高 di/dt 挑战的重要技术路径。
在 AI 算力密度持续跃升、芯片功耗逼近千瓦级的产业拐点上，硅电容有望成为封 装级电源完整性设计中的核心元件。2026 年 5 月 20 日，三星电机宣布已与一家全球大 型企业签署价值约 1.5 万亿韩元（约人民币 68 亿元）的硅电容长期供应合同，正式开启 该业务规模化商用阶段，合同为期两年，供货周期为 2027 年 1 月 1 日至 2028 年 12 月 31 日。从战略角度，三星电机亦提出将硅电容器、MLCC 和封装基板业务深度绑定的蓝 图。英伟达 Rubin 架构及下一代 AI 芯片已将内嵌硅电容列为标准配置，单机搭载数量 持续攀升。
硅电容主要应用于 800G/1.6T 光模块的 PCB 板端，以及光接收、光发射板端。在 高速光模块中，硅电容凭借其在高频段下极低的插入损耗和平稳的传输特性，保障超高 速信号完整性；借助优异的高温耐受能力，应对模块高负载工作时的严苛热环境；依靠 超低漏电、极低的容量电压系数及微乎其微的老化衰减，提供精准且稳定的电气性能， 避免电压波动或温度漂移导致的链路异常；同时，通过小型化封装满足高密度 PCB 布 局需求，节省光模块内部空间。这些特性使硅电容能够胜任光模块中的电源滤波、信号 耦合和高频旁路等关键电路。
