夜雨聆风上一站我们拆了重炮火力 GPU——它能同时把矩阵乘加复制成千万份，是训练大模型的算力主力。但 GPU 算得再猛，也得有人不停给它喂数据，否则炮管再多也是空转。今天就请出那个贴着 GPU 站岗、专门负责递弹药的队员：HBM。
本篇结论：
① HBM 是高带宽内存，把多层 DRAM 用 TSV 硅通孔垂直堆叠，紧挨着 GPU 摆放，专门负责喂数据；
② 它靠"堆叠层数 + 极宽总线 + 先进封装"把带宽拉得很高，HBM3 这一代能到约 3.35 TB/s；
③ 它卡在 TSV 堆叠工艺、CoWoS 先进封装产能、以及原厂高度集中这三件事上；
④ 国产以长鑫科技在攻克 HBM，封测端也有布局，但高端 HBM 与国际水平仍有代差。
一、先搞懂：弹药管理员 HBM 到底是什么？
它管什么？
HBM，High Bandwidth Memory，中文叫高带宽内存。名字已经把它的活说了一半：它不负责长期存东西，也不负责复杂调度，就干一件事——以极高的速度，把数据塞进 GPU 嘴里。
用作战队伍打个比方：GPU 是排列在阵地上的重炮群，HBM 就是紧贴炮位修建的弹药库。炮弹离炮越近、通道越宽，火炮持续射击时就越不会断供。CPU 那边的 DRAM，离 GPU 较远、容量大但速度慢；HBM 则是贴着炮位的弹夹，容量有限但取弹极快。DRAM 与 HBM 本是同宗技术，底层角色本系列第 4 篇专门讲。
图：DRAM 芯片先在晶圆上制造，再被切成单颗裸片
内部长什么样？
普通内存条是平的，64-bit 通道，插在主板远处；HBM 则把多颗 DRAM 像三明治一样垂直摞起来，用 TSV（Through Silicon Via，硅通孔）从中间打穿，把所有层连在一起。
你可以把它想象成一叠很薄的仓库，每层都能同时开口往外输送弹药(数据)，中间还有一根贯穿所有层的电梯。TSV 就是这个电梯，让每一层都能同时和控制器对话。摞完之后，HBM 再通过一条1024-bit 级别的超宽总线横着连到 GPU——总线宽度是普通 DDR 的十几倍，距离却只有几毫米。
代价也明显：为了贴身，HBM 一般和 GPU 一起封装在同一块基板上（也就是 CoWoS 这类 2.5D 先进封装），它不像内存条那样可以随意插拔，容量也贵得多。
在 AI 服务器里重不重要？
非常重要。大模型训练时，GPU 需要反复读取模型权重和中间计算结果。如果数据跟不上，GPU 核心会空转——这叫内存墙。HBM 的作用，就是把这堵墙尽量往后推。
以 NVIDIA H100 为例，公开规格显示其搭载的 HBM3 显存带宽约 3.35 TB/s。这个数字本身不必死记，但量级要记住：它比常规服务器 DDR5 内存快出数倍到数十倍。对 AI 训练来说，这直接决定了 GPU 能不能把算力真正释放出来。
图： HBM 的补给原理（结构示意，非工程连接图）
二、供给约束：一颗 HBM "出生"要经过多少道关？
HBM 不是简单把几块 DRAM 粘在一起。它要沿"材料 → 晶圆制造 → TSV 堆叠 → 先进封装 → 封测 → 整机"这条链走下来，每一环都是硬功夫。
| 上游材料 | ||
| 上游设备 | ||
| 中游制造（IDM） | ||
| 中游先进封装 | ||
| 中游封测 | ||
| 下游整机 |
上游：材料与设备
DRAM 晶圆。HBM 的每一层都是一颗 DRAM die，首先要在晶圆上刻出来。晶圆越纯、工艺越稳，后面堆叠的良率才越高。高端 DRAM 晶圆和特种气体目前仍主要由海外厂商供应。
TSV 设备。要在几十微米厚的硅片上打出笔直的深孔，再填上铜或其他导电材料，同时不能损伤周围的电路。刻蚀、沉积、抛光、电镀每一步都接近设备极限。层数越多、孔径越小，难度指数级上升。
中游：制造、堆叠与封装
HBM 设计/制造原厂。HBM 通常由存储原厂自己做，从 DRAM 晶圆到 TSV 堆叠都在同一体系内完成。全球稳定量产 HBM 的原厂主要是 SK海力士、三星、美光三家，其中 SK海力士的份额和进度公开报道中长期领先。
TSV 堆叠制造。把 4 层、8 层、12 层甚至更多 DRAM die 垂直摞起来，每一层都要和相邻层精确对齐，任何一层翘曲或偏移都会让良率暴跌。目前行业正从 8 层向 12 层、16 层演进。
CoWoS 先进封装。堆好的 HBM 不能直接用，还要和 GPU 一起贴到硅中介层上，再用基板承载。这个 2.5D 封装工艺就是 CoWoS，台积电是这一环节的主导者。2024-2025 年，CoWoS 产能一度是 AI 算力链最紧的瓶颈之一。
图：AI 服务器内部，GPU 加速卡与 HBM 紧密排布（来源：美光官网）
三、技术迭代：从堆叠到贴得更近
HBM 的迭代大致沿着三条线走：层数越堆越高、总线越来越宽、封装越贴越近。
堆叠线
HBM2E 时代主流是 4 层或 8 层 ；HBM3、HBM3E 做到 8 层或 12 层；下一代 HBM4 会向 16 层甚至更多层数走。层数每翻一倍，单位面积能存的容量就更多，但良率控制也更难。
带宽线
带宽由"层数 × 每层位宽 × 频率"共同决定。HBM3 这一代把单颗堆叠的位宽和频率同时往上推，H100 那套 HBM3 才能达到约 3.35 TB/s。未来 HBM4 的带宽还会继续爬。
封装线
从 HBM2 到 HBM3，HBM 和 GPU 之间主要靠微凸点（micro-bump）连接；再往 HBM4 走，行业在尝试用混合键合（Hybrid Bonding）把间距缩得更小、功耗压得更低。封装越近，信号延迟和功耗越小，"内存墙"越薄。
国产追赶
国内存储原厂长鑫科技已经在向部分客户交付 HBM3 样品，处于产能与良率爬坡阶段。封测端，长电、通富、华天也在布局 2.5D/3D 先进封装能力。不过高端 HBM 从晶圆制造到 TSV 堆叠再到 CoWoS 级封装，和国际领先水平仍有代差，需要时间逐步补齐。
图：数据中心把成千上万张 GPU/HBM 组合连成更大的算力网络
四、公司映射：谁在造中国的HBM？
HBM 的产业链比较特殊：存储原厂自己造颗粒、自己堆叠，再由先进封装厂把它和 GPU 贴在一起。
原厂端：HBM 的设计与制造
长鑫科技
做什么：国内存储芯片 IDM 厂商，在 DRAM 主线上已规模量产（全球第四），在 HBM 支线上仍处于送样爬坡。
定位：公开报道称已向部分客户交付 HBM3 样品，处于产能与良率爬坡阶段；是国内存储原厂向 HBM 高端方向突破的代表。
制造端：把 HBM 和 GPU 封到一起
长电科技 · 通富微电 · 华天科技· 盛合晶微
做什么：国内封测龙头，承接芯片封装与测试，并在先进封装方向持续布局。
定位：通富微电还承接了 AMD 等海外 GPU 的部分封测订单；国内封测能力是"把设计图变成实物"的重要一环，也是 HBM/2.5D 封装国产化的突破口之一。
设计归设计，能不能量产还要看设备和材料。HBM 国产化最难的地方，是高纯度晶圆、TSV 设备、先进封装产能和良率这些硬约束。每一个环节都还在爬坡。
图：HBM 产业链全景（示意，非完整清单）
五、一句话闭环
AI 大模型爆发 → GPU 需要海量并行算力 → HBM 把多层 DRAM 垂直堆叠、用 TSV 和超宽总线贴身喂数据 → 但 HBM 被 TSV 工艺、CoWoS 先进封装产能和原厂集中度层层卡住 → 国产存储和封测正在追赶，高端 HBM 仍是长期约束 → 下一站：给 CPU 记事的作战室文书 DRAM
本文内容基于公开报道与行业资料整理，仅供科普交流。
下一站：作战室文书 DRAM
① 点「关注」，追更《AI 硬件产业链系列》
② 顺手「转发」给也想了解 AI 服务器里数据怎么流动的朋友
③ 评论区聊聊：你觉得 HBM 国产化最难的是晶圆、设备，还是先进封装？
《人形机器人怎么造出来系列》