ARTICLE · 996485
IGBT_PCB_Layout实战技术文档_楷体彩色标注版
PCB Layout是IGBT可靠运行的关键：功率回路面积、驱动走线长度、散热过孔设计、铺铜完整性直接影响EMC、开关性能和热管理。
一、层叠设计：每个信号层必须有参考平面
层数 | 层叠结构 | 适用场景 |
2层 | Sig / GND铺铜 | 简单低速，底层整面铺铜作参考地 |
4层 | Sig / GND / PWR / Sig | L4控制电路需远离功率区，必要时L3开窗口让L4直接参考L2地 |
6层 | Sig / GND / Sig / PWR / GND / Sig | 高速优选 |
⚠ 核心原则：每个信号层必须有相邻完整地/电源层作参考平面。
•4层板：顶层功率+驱动，L2地，L3母线，L4控制（远离功率区）
•6层板：L2/L5双地夹功率层，L3驱动，L4母线
二、布局原则：按信号流摆放
1.去耦电容贴IC电源脚，过孔直接打地
2.模拟/数字分区，单点接地
3.晶振靠近负载，下方不穿线、包地处理
4.发热元件分散、靠板边/加散热铜/过孔阵列导热
IGBT布局特殊要求 ⚠
图2 大功率IGBT模块驱动板参考电路
•直流母线电容尽量靠近IGBT；大功率模块用叠层母排压低回路电感
•驱动IC紧贴IGBT栅极端子（<10mm）
•desat检测二极管靠近IGBT集电极
•snubber紧靠IGBT C-E端子
三、功率回路Layout：面积最小化
3.1 最小化换流回路 ⚠
IGBT半桥/逆变器换流回路由母线电容+上管+下管二极管构成，不含电感。该回路面积尽量小以压低寄生电感和EMI。
•使用宽铜皮或平面连接功率路径
•600V/100A级别热环路面积控制在几cm²以内，结合di/dt和目标寄生电感反推
3.2 驱动回路最短 ⚠
•驱动IC→栅极电阻→IGBT栅极，走线短而直
•驱动回路面积<1 cm²，避免跨越分割平面
3.3 Kelvin发射极连接（TO-247-4必做）⚠
•TO-247-4第4脚（Kelvin发射极）单独连接到驱动IC地
•与功率发射极分开走线，避免共用发射极寄生电感
原理：功率发射极大电流di/dt在寄生电感上产生压降叠加到Vge→误导通。Kelvin发射极提供干净驱动参考地。（注意：此问题与米勒振荡机理不同，后者由Cgc耦合dv/dt引起）
四、散热设计Layout
4.1 散热过孔阵列 ⚠
参数 | 取值范围 | 说明 |
过孔间距 | 1.0～1.5 mm | 均匀分布 |
过孔直径 | 0.3～0.4 mm | 机械强度与导热平衡 |
未填充孔径比 | 0.5～0.6 | 钻孔/焊盘直径比 |
填充焊锡孔径比 | 0.6～0.8 | 散热效果改善3～5倍 |
高功率密度推荐树脂塞孔+电镀填铜（VIPPO），避免焊锡填充空洞风险。空气导热系数0.026 W/m·K，焊锡30～50 W/m·K。
4.2 大面积铺铜
•IGBT周围大面积铺铜作散热路径，通过过孔连散热层
•避免铺铜孤岛（谐振辐射），用stitching via缝合
4.3 双面散热封装
IGBT可选双面散热型号。
五、EMI抑制：三道防线
5.1 源头抑制
•R_g靠近IGBT栅极
•RC snubber紧靠IGBT C-E
•必要时加有源钳位
5.2 路径阻断
•高压与低压物理隔离
•⚠ 爬电距离参考（IEC 60664-1，污染等级2）：
◦600V基本绝缘：材料组I ≥ 3.2mm，II ≥ 4.0mm，IIIa ≥ 5.0mm；加强绝缘翻倍
◦1700V系统查表确认，通常基本绝缘≥12～15mm，加强绝缘≥25～30mm
•驱动信号线包地处理
5.3 屏蔽与滤波
•必要时加屏蔽罩（金属外壳接地）
•电源入口加共模电感+Y电容
•敏感信号加RC低通滤波
六、布线规则速查
规则 | IGBT应用要点 |
45°拐角 | 功率走线同样用45°或圆角，避免酸液残留和拐角电流拥挤 |
3W | 驱动信号线与功率线间距≥3倍线宽 |
最短 | 栅极走线<10mm |
等长 | 三相桥臂驱动信号等长 |
七、过孔与铺铜
•地过孔缝合：信号过孔旁打地孔，给返回电流就近通路
•功率过孔：多个并联降低电感，孔径≥0.4mm
•完整地平面优先于分割；分割只在隔离必要处
载流估算 ⚠
1 oz铜（35 µm）温升≤10℃时，1mm宽承载约2 A（IPC-2221外层基准）。长期满载留30%余量按1.4 A/mm设计；脉冲负载可按2 A/mm上限。
电流 | 理论宽度（2 A/mm） | 推荐宽度（1.4 A/mm） |
10 A | 5 mm | 7 mm |
30 A | 15 mm | 22 mm |
50 A | 25 mm | 36 mm（或用铜排） |
100 A | 50 mm | 72 mm（或用铜排/多层并联） |
100A级优先用铜排、叠层母排或多层并联。
八、八个Layout坑 ⚠
1.功率回路面积过大 → 寄生电感高，关断过冲大
2.驱动走线太长 → 耦合干扰，栅极振荡
3.Kelvin发射极没单独走线 → Vge叠加压降致误导通
4.散热过孔塞孔工艺选错 → 应选VIPPO而非焊锡填充
5.铺铜孤岛未缝合 → 谐振辐射
6.按2 A/mm极限值设计不留余量 → 温升超标
7.高压低压没隔离 → 安规不过
8.snubber离IGBT太远 → 引线电感抵消效果
九、PCB Layout检查清单
•☐ 功率回路面积最小化？母线电容尽量靠近IGBT？
•☐ 驱动回路面积<1 cm²？驱动IC紧贴栅极？
•☐ Kelvin发射极单独连驱动IC地（TO-247-4）？
•☐ 散热过孔间距1.0～1.5mm，孔径比正确？
•☐ 铺铜无孤岛，stitching via到位？
•☐ 功率走线宽度满足载流+30%余量？
•☐ R_g靠近栅极？snubber紧靠C-E？
•☐ 爬电距离达标（600V IIIa ≥ 6.3mm；1700V查表）？
•☐ 驱动信号线包地？
•☐ DFM检查：线宽/线距≥工厂能力、焊盘对齐、测试点预留？