ARTICLE · 1058618
【华创AI新材料团队|重磅深度!!】先进封装材料报告:算力向上,材料先行
特别声明 根据《证券期货投资者适当性管理办法》及配套指引，本资料仅面向华创证券客户中的金融机构专业投资者，请勿对本资料进行任何形式的转发。若您不是华创证券客户中的金融机构专业投资者，请勿订阅、接收或使用本资料中的信息。
本资料难以设置访问权限，若给您造成不便，敬请谅解。感谢您的理解与配合。
报告摘要
AI/HPC推动先进封装快速发展。AI加速器需要将逻辑芯片、HBM及I/O芯片集成于同一封装，推动Chiplet、2.5D/3D、Fan-out及混合键合加速渗透。根据Yole数据，全球先进封装市场预计由2024年的407.6亿美元增长至2029年的674.4亿美元，CAGR为10.6%。
先进封装材料“工艺增加+用量提升+性能升级”，有望成为半导体材料的重要增量市场，国产替代同步推进。多层RDL、TSV、微凸点、晶圆减薄及混合键合增加光刻、沉积、电镀、CMP、清洗及临时键合等工艺步骤，直接带动PI/PBO、封装光刻胶、电镀液、金属靶材、CMP材料及湿电子化学品需求；同时，大尺寸、高功耗封装推动ABF、底填、塑封料、胶黏剂及热界面材料向低翘曲、高导热、高可靠方向升级。
根据弗若斯特沙利文数据，全球先进封装材料市场预计由2025年的1,044亿元增长至2030年的1,647亿元，中国市场由203亿元增长至365亿元，2026—2030年CAGR分别为9.3%和12.0%。国内企业已在先进封装PI、光刻胶、电镀液、CMP、靶材、底填/塑封、导热材料等环节持续实现客户验证及产业化突破。
投资建议：关注先进封装领域材料增量空间。工艺步骤增加和材料性能升级将扩大本土供应商的导入空间，建议关注：鼎龙股份、安集科技、江丰电子、中船特气、上海新阳、艾森股份、飞凯材料、华海诚科、联瑞新材、德邦科技、天承科技、金宏气体、中巨芯、晶瑞电材、彤程新材、雅克科技。
风险提示：AI及高性能计算需求不及预期风险、先进封装技术产业化不及预期风险、下游客户认证周期较长风险、国产材料发展进度不及预期风险、新增产能利用率不足风险、行业竞争加剧风险、技术路线快速迭代风险、国际贸易摩擦及供应链风险。
一、全球先进封装市场与技术趋势：异质集成推动封装向系统级平台升级
（一）人工智能构成全球先进封装市场增长的核心驱动力
AI、高性能计算和数据中心对计算能力、存储带宽及互连效率提出更高要求，推动逻辑芯片、HBM和I/O芯片向同一封装集成。由此，封装从传统后道制造环节逐步升级为影响系统性能、功耗和可靠性的关键平台。根据Yole预测，全球封测市场规模由2019年的554.6亿美元增长至2024年的1,014.7亿美元，预计2029年达到1,349亿美元，对应2024-2029的CAGR为5.9%。其中，先进封装市场规模预计由2024年的407.6亿美元增长至2029年的674.4亿美元，对应2024-2029的CAGR为10.6%；先进封装占全球封测市场的比重预计由2024年的40.2%提升至2029年的约50%。
（二）摩尔定律放缓，芯片性能提升转向系统级集成
近年来，传统晶体管微缩速度已经放缓，尺寸继续缩小所带来的性能收益下降，制造成本、功耗及互连问题日益突出，单纯依靠制程迭代已难以满足系统性能提升需求。IEEE IRDS指出，摩尔微缩所推动的系统扩展正面临功耗和数据带宽等资源约束，未来需要协同集成逻辑、存储和I/O；imec则将相关瓶颈归纳为尺寸、存储与带宽、功耗与散热等“扩展墙”，并提出通过系统—技术协同优化推动性能持续提升。
先进封装是系统级集成的重要实现手段。传统封装通常以单颗芯片封装为主，先进封装则将多颗专用芯片集成于同一封装，使其作为一个整体工作，从而在传统晶体管微缩放缓的情况下继续提升系统性能、带宽和功率效率。其核心不再只是保护和连接芯片，而是通过更高密度的互连实现逻辑、存储及其他功能芯片的异质集成。
（三）Chiplet重构芯片设计，HBM推动计算与存储紧密集成
随着单颗芯片面积和设计复杂度持续上升，单片SoC在制造成本、良率和产品迭代方面面临更大压力。Chiplet将处理器、存储、I/O等功能拆分为多个裸片，并通过先进封装集成于同一封装内，使不同功能裸片可以分别采用与其性能和成本相匹配的工艺节点。
Chiplet提高了芯片设计的模块化程度和裸片复用能力，也有利于改善大面积芯片的制造良率。但功能拆分后，原本位于单颗芯片内部的通信需要通过裸片间接口完成，因此对封装内互连带宽、传输功耗、接口标准、封装良率和测试提出了更高要求。Chiplet拆分能否转化为系统性能和成本优势，很大程度上取决于封装内互连能力。
人工智能的发展推动HBM技术革新。HBM利用TSV贯穿多层DRAM裸片，并通过微凸点或铜—铜键合实现垂直互连，从而在有限封装面积内提高存储容量和带宽。KAIST TERALAB预计，HBM将由HBM1的4层堆叠逐步向HBM4的16层和HBM5的20层堆叠发展，DRAM裸片厚度由约90μm降至36μm，TSV及凸点间距由35μm缩小至10—15μm，裸片间连接也将由微凸点向铜—铜键合演进。
（四）横向互连与纵向堆叠构成先进封装主要集成方式
先进封装并非单一技术路线，而是由扇出型封装、2.5D集成和3D集成等多种封装架构组成。不同架构的主要差异，在于裸片的排列方式、中介层结构以及裸片间互连方式。
扇出型封装——首先将裸片置于塑封材料中，再利用重布线层将芯片焊盘向裸片外部延伸，从而获得大于裸片面积的布线和I/O区域。与扇入型晶圆级封装相比，扇出型封装的重布线区域可以超出裸片边缘，因此能够容纳更多I/O，并支持多个裸片在同一封装内互连。台积电将InFO列为3DFabric先进封装技术之一，并将其主要用于对性能、集成密度和成本均有要求的移动及网络应用。
2.5D集成——通常将逻辑裸片、HBM等芯片并排放置在中介层上，并通过中介层内部的高密度布线实现裸片间连接。2.5D集成的核心是在封装基板与功能裸片之间引入高密度互连结构，使逻辑Chiplet和HBM能够在同一封装内实现横向连接。根据互连结构覆盖范围的不同，2.5D集成可以采用大面积中介层，也可以仅在相邻裸片之间设置局部硅桥。中介层可以采用硅、RDL、有机材料或玻璃等不同技术方案，其中硅中介层通常利用TSV完成中介层正面与背面的垂直导通。
台积电CoWoS是以中介层为核心的2.5D封装平台，可在同一封装内集成多个SoC、逻辑Chiplet和HBM。CoWoS-S采用大面积硅中介层，在中介层上形成高密度互连布线，并通过TSV连接中介层正面裸片与底部封装基板。CoWoS-R以聚合物和铜线路构成的RDL中介层连接SoC与HBM，其RDL中介层最小布线间距为4μm。CoWoS-L则结合RDL中介层与局部硅互连，使封装可以集成多种嵌入式芯片。
重布线层（Redistribution Layer，RDL）通过介电层与金属线路交替堆叠，将芯片原有I/O重新排列至所需位置，并可将焊点向裸片范围之外扩展。RDL既是Fan-out封装扩大布线面积的基础，也可作为2.5D和Chiplet封装中的高密度互连结构。RDL通常由钝化或介电层与铜金属层交替构成。第一层RDL一般需要上下两层钝化层，此后每增加一层RDL，通常还需要相应增加一层钝化层。因此，三层RDL通常包含三层金属和四层钝化结构。随着封装内集成的裸片数量增加，RDL向更多层数、更细线宽线距和更大加工面积发展，不仅带动封装光刻胶、介电材料、电镀材料及湿电子化学品需求，也增加了涂覆、曝光、显影、固化、溅射及电镀等加工环节。
硅通孔（Through-Silicon Via，TSV）是在硅片内部形成垂直导电通道，用于连接硅片正面与背面的电路。在2.5D封装中，TSV可以连接硅中介层上的功能裸片与底部封装基板；在3D封装中，TSV则可以贯穿堆叠裸片，形成垂直信号和电源通路。HBM利用TSV连接多层DRAM裸片，并通过微凸点等结构完成相邻裸片之间的电气连接；随着互连间距缩小，部分下一代方案开始向铜—铜键合演进。
TSV制造主要包括深硅刻蚀、绝缘层沉积、阻挡及种子层沉积、铜电镀填充和CMP等环节。刻蚀形成深孔后，需要在孔壁沉积介质层，将铜导体与硅衬底隔离；随后形成阻挡层和铜种子层，并通过电镀填充铜。铜填充完成后，再采用CMP去除晶圆表面的多余铜和阻挡层，使TSV端面与晶圆表面保持平整。
英特尔EMIB在封装基板内部嵌入小尺寸硅桥，在相邻裸片之间提供高密度互连，不采用覆盖整个封装的大面积硅中介层。EMIB仅在硅桥区域采用细间距微凸点，其余裸片与基板连接区域可以采用相对较大的凸点间距。英特尔表示，这种结构能够利用标准封装组装流程，其主要变化集中在嵌入硅桥的封装基板制造环节。EMIB已于2017年进入大规模制造，并应用于服务器、网络和高性能计算产品。
3D集成——将不同裸片沿垂直方向堆叠，并通过TSV、微凸点或铜—铜混合键合形成垂直互连。相较裸片横向并排布置，垂直堆叠可以缩短裸片间连接距离，并提高单位封装面积内的集成密度。台积电SoIC采用3D硅堆叠实现Chiplet集成，并可继续与CoWoS等后端封装技术结合。在更细的互连间距下，无凸点铜—铜混合键合是3D集成的主要技术方向之一；与此同时，垂直堆叠也提高了散热、供电、测试和制造良率控制的难度。
2.5D和3D集成需要在裸片、中介层及封装基板之间建立高密度连接，推动互连结构由焊球和普通凸点向铜柱、微凸点及混合键合演进。倒装芯片通过凸点将芯片正面焊盘直接连接至封装基板或中介层，相较引线键合能够在芯片表面布置更多I/O，并缩短信号和供电路径。
UBM是保证凸点界面稳定性和长期可靠性的基础结构。凸点下金属层（Under Bump Metallization，UBM）位于芯片焊盘与凸点之间，通常由附着层、阻挡层和表面金属层组成，分别承担增强界面结合、限制金属扩散、改善焊料润湿和提供导电连接等功能。
铜柱凭借较好的导电、导热和尺寸稳定性，成为细间距倒装互连的重要结构。铜柱顶部通常保留焊料帽，并通过回流与基板或中介层形成连接；其主体主要通过厚膜光刻和电镀工艺制造，相较完全由焊料组成的凸点，更有利于控制凸点高度和互连间距。
微凸点进一步缩小互连节距，主要用于HBM、硅中介层和3D裸片堆叠等高密度集成场景。微凸点可以连接逻辑裸片与中介层，也可以连接上下堆叠的存储裸片；与普通倒装凸点相比，其数量更多、尺寸更小，因此对凸点高度一致性、焊料成分、界面氧化控制、组装对准和热循环可靠性提出了更高要求。
（五）混合键合：下一代互联技术，大幅度提升互联密度
先进封装通过缩小互连间距提高单位面积I/O数量，使封装内不同裸片之间能够实现更高带宽的连接。封装互连由有机基板通孔、BGA焊球和C4凸点，逐步向铜柱、微凸点、TSV及无凸点铜—铜混合键合演进。
混合键合同时形成铜—铜电气连接和介质层—介质层机械连接，将互连间距进一步缩小至微米级甚至亚微米，不再依赖传统焊料微凸点。虽然微凸点能够提供比传统BGA焊球和C4凸点更小的互连间距，但其继续微缩会受到焊料体积、底部填充、对准精度和连接可靠性等因素限制。
英特尔Foveros Direct 3D采用直接铜—铜混合键合，将互连间距缩小至10μm以下，其互连密度可达到传统微凸点技术的约10倍。三星正在开发间距低于6μm的混合铜键合，用于逻辑裸片的高密度3D堆叠。
（六）韬（τ）定律与逻辑折叠推动芯片设计由二维走向三维
2026年5月，华为在IEEE ISCAS 2026上提出韬（τ）定律，将“时间缩微”作为半导体和电子系统持续演进的新思路。与摩尔定律主要通过缩小晶体管尺寸、提高单位面积晶体管数量不同，韬定律以特征时间常数τ为统一优化目标，通过降低器件开关延迟、电路互连延迟、芯片计算与存储访问时间以及系统通信时间，持续提升性能、能效和集成密度。2026年7月发布的V2版论文进一步补充了工程实现路径、量化验证数据及产品演进路线，推动韬定律由理论框架向工程验证延伸。
韬定律将空间缩微视为压缩时间常数的一种手段。当晶体管尺寸进一步缩小的物理难度和经济成本持续增加时，还可以通过材料、器件结构、电路布局、芯片架构和系统互连等多层级优化，缩短信号与数据的传输路径。根据华为提出的技术框架，器件层主要通过降低晶体管及局部互连的电阻和寄生电容压缩时间常数；电路层通过逻辑折叠缩短关键路径；芯片层通过软件、架构和硅的协同设计提高计算并行度和数据利用效率；系统层则通过统一互连和内存语义降低芯片间通信时延。半导体产业的竞争指标因此有望由单一的晶体管尺寸和面密度，进一步扩展至性能、能效、延迟、体积密度及系统效率等综合指标。
逻辑折叠是韬定律在电路和芯片层的重要实现方式，推动芯片设计由“二维设计后堆叠”转向“原生三维协同设计”。传统2.5D和3D封装通常先分别完成处理器、存储器、I/O等裸片的二维设计，再利用中介层、TSV、微凸点或混合键合进行横向互连或纵向堆叠，其拆分对象主要是功能相对完整的Chiplet，设计粒度较粗。逻辑折叠则在芯片设计阶段将同一个逻辑模块拆分为更细的逻辑单元，并分别布置在上下两个有源晶圆或裸片中，再通过高密度垂直互连共同组成完整电路。上下层不再是能够独立工作的功能裸片，而是同一个逻辑系统不可分割的组成部分。通过把原本较长的平面布线转化为更短的垂直连接，逻辑折叠能够降低互连电阻和寄生电容，缩短关键路径并改善时钟网络，从而在不改变底层器件节点的情况下提升性能、能效和单位投影面积内的晶体管数量。
超高密度混合键合是逻辑折叠实现细粒度三维互连的关键工艺。传统3D封装连接的主要是相对独立的功能裸片，垂直连接数量有限；逻辑折叠则需要在上下有源层之间建立间距向芯片顶层金属布线尺度逼近的大规模垂直连接。微凸点继续缩小会受到焊料体积、底部填充、对准精度和寄生参数等因素限制，而铜—铜及介质—介质同时连接的混合键合不依赖传统焊料凸点，更适合形成微米级及亚微米级互连。华为V2论文披露，Kirin 2026采用晶圆对晶圆、面对面混合键合，混合键合间距达到1.5μm，对准精度目标低于0.5μm。作为对比，Yole披露当前晶圆对晶圆混合键合量产间距主要为1—2μm，说明相关方案已经接近现阶段晶圆级混合键合的先进量产区间。
逻辑折叠能够在固定器件节点上改善晶体管密度和功耗性能。根据华为V2论文披露的移动SoC验证结果，逻辑折叠将晶体管密度由155MTr/mm²提高至238MTr/mm²，增幅约55%；在同等性能下，功耗降低约41%。在代表性处理器核心中，双层折叠结构使时钟缓冲器数量减少超过50%，时钟偏斜降低约25%，布线长度减少约30%；部分关键数据路径由数百微米缩短至垂直方向的微米级连接。这些改善主要来自三维空间内的电路重构和关键路径缩短，而非晶体管物理尺寸的进一步缩小。
逻辑折叠也显著提高了芯片设计、制造和封装的协同难度。首先，现有EDA工具主要面向单一平面内的布局布线，逻辑折叠需要同时处理跨晶圆逻辑分区、垂直互连、时钟树、电源网络、信号完整性、热耦合及多工艺角收敛，推动EDA由多个二维裸片的独立优化转向真正的三维联合优化。其次，上下有源层堆叠会提高单位投影面积内的功率密度，并削弱超薄晶圆的横向热扩散能力，需要避免上下层热点重叠，同时协同设计散热路径和电源递送网络。最后，晶圆对晶圆键合的整体良率由上下晶圆良率及键合良率共同决定，对上下晶圆缺陷分布匹配、晶圆级测试、缺陷冗余与修复、晶圆翘曲控制、键合对准及键合后测试提出更高要求。因此，逻辑折叠短期内更可能优先应用于价值量较高、设计与制造协同能力较强的移动SoC、AI芯片及高性能计算芯片。
逻辑折叠有望推动混合键合材料需求由“增加用量”向“提高性能和纯度”升级。混合键合后的铜和介质表面直接构成键合界面，互连间距越小，对铜凹陷、介质侵蚀、表面粗糙度、颗粒和金属残留的容忍度越低。Imec在2μm间距芯粒对晶圆混合键合中，将铜焊盘凹陷控制在2.5nm以内，并将铜/SiCN表面的CMP质量视为关键工艺；相关研究也指出，混合键合铜焊盘凹陷通常需要控制在5nm以内，键合表面的形貌和洁净度直接影响空洞率、键合强度和量产良率。
材料端，铜表面超高平坦度和低缺陷要求将首先带动铜及介质CMP抛光液、抛光垫和后CMP清洗液升级；铜互连数量增加及尺寸缩小，将提高铜电镀液、添加剂以及高纯铜、钛、钨钛等种子层和阻挡层靶材的纯度与均匀性要求；晶圆减薄和多层堆叠则增加临时键合胶、解键合材料及晶圆清洗材料需求。此外，更高功率密度和复杂热路径将推动热界面材料、低热阻胶黏剂等向高导热、低应力和高可靠方向发展。
二、全球与中国先进封装竞争格局：国内厂商加快平台建设和产业化
（一）全球先进封装平台加快演进，国内厂商实现分层突破
全球先进封装产业已经形成晶圆制造企业、IDM和专业封测企业共同参与的竞争格局。台积电围绕3DFabric建立InFO、CoWoS和SoIC等平台，覆盖Fan-out、2.5D中介层及3D混合键合；英特尔通过EMIB和Foveros分别发展局部硅桥和3D堆叠；三星则围绕I-Cube、X-Cube及混合键合推进逻辑、存储和封装协同集成。国际龙头已经由单项封装技术竞争，转向覆盖设计、晶圆制造、中介层、封装和测试的平台化竞争。专业封测企业也在加快向高密度Fan-out、2.5D/3D和Chiplet集成延伸。日月光以VIPack为核心，形成FOCoS、FOCoS-Bridge、FOSiP、2.5D/3D及光电共封装等技术布局；安靠则围绕SWIFT、S-SWIFT、SiP和2.5D/3D TSV等平台发展高密度多芯片集成。与晶圆制造企业和IDM相比，专业封测企业服务的客户范围更广，同时具备封装、测试和规模生产经验，更适合承接不同设计公司的多品种封装需求。
从全球竞争格局看，中国大陆封测企业已进入全球主要厂商行列。根据Gartner数据，2024年全球前十大封测企业中，中国大陆企业占据四席。其中，长电科技、通富微电、华天科技和盛合晶微分别位列全球第三、第四、第六和第十，市场份额分别为11.3%、7.8%、3.8%和1.6%。根据芯思想研究院数据，长电科技2025年继续位列全球OSAT厂商第三位、中国大陆第一。
（二）国内先进封装扩产加速，产能集中于多芯片集成与高性能计算
中国大陆集成电路封测行业已形成大型综合封测企业与特色封测企业共同发展的竞争格局。国内企业已覆盖Fan-out、FCBGA、硅中介层、局部硅桥及部分3D集成技术，先进封装能力正由单项工艺向多芯片集成平台延伸。企业已在Fan-out、FCBGA、硅中介层等领域形成一定技术及量产基础，但在大尺寸高密度封装、混合键合、量产良率、头部客户协同和供应链配套方面，与国际龙头仍存在差距。
中国大陆地区先进封装产业主要包括盛合晶微、长电科技、通富微电、华天科技、甬矽电子、汇成股份、晶方科技、颀中科技等特色封测企业，以及渠梁电子等未上市企业。
盛合晶微围绕SmartPoser®系列构建了覆盖硅转接板、RDL转接板、硅桥及3D互连方式的技术平台，产业化进度持续推进。其中，基于硅转接板的SmartPoser®-Si已实现大规模量产；SmartPoser®-RDL处于小量试产阶段并持续推进产业化；采用硅桥方案的SmartPoser®-BD已完成全流程验证。3D集成方面，基于微凸点互连的SmartPoser®-3DIC-BP已由小量试产升级至大规模量产；基于混合键合的SmartPoser®-3DIC-HB已完成全流程验证，并持续完善C2W、W2W工艺能力。
长电科技依托XDFOI®平台推进多芯片异构集成和高性能先进封装产业化。2026年上半年，公司XDFOI®芯粒高密度多维异构集成平台已实现规模量产，可实现Chiplet高密度异构集成；公司同时具备超大尺寸及超薄FCBGA产品的工程开发和规模量产能力。在光电共封装领域，基于XDFOI®平台开发的硅光引擎产品已完成客户样品交付并通过验证，公司正在推进下一代高速光模块技术迭代和产业化。
通富微电已形成覆盖Bumping、WLCSP、FC、SiP、Chiplet及FCBGA等技术的高性能计算封装能力。公司在主流先进封装领域具备规模化生产能力，并掌握面向CPU、GPU、服务器及AI芯片的先进制程FCBGA封装和Chiplet集成技术。2026年上半年，公司薄Die Hybrid SiP双面封装及光电合封（CPO）技术通过可靠性验证，圆片级封装、SiP和Bumping等业务继续向PMIC、射频及AI边缘芯片领域拓展。
甬矽电子正由成熟倒装和系统级封装向Fan-out、FCBGA及2.5D/3D异构集成延伸。2026年上半年，公司Fan-out结构的RWLP产品线已实现量产，“Bumping+CP+FC+FT”一站式交付能力持续提升；基于硅转接板和硅桥方案的2.5D产品均已实现客户送样，正与多家客户开展产品验证。公司同时继续推进FC-BGA、2.5D/3D等先进封装产品线的技术攻关和客户导入。
华天科技持续推进2.5D、FO和PLP等先进封装技术的研发与产业化。2026年上半年，公司重点推进2.5D技术平台规模化量产，并完成2.5D SiCS工艺技术开发；公司封装产品已覆盖FO、PLP及2.5D/3D等系列。
三、先进封装材料需求有望快速增长，本土供应能力持续提升
（一）全球先进封装材料市场持续扩张，工艺升级推动材料价值量提升
全球半导体先进封装材料市场有望保持较快增长，中国先进封装材料市场增速或高于全球。根据弗若斯特沙利文数据，全球市场规模由2021年的493亿元增长至2025年的1,044亿元，2021—2025年复合增长率为20.6%；预计2026年达到1,154亿元，并进一步增长至2030年的1,647亿元，2026—2030年复合增长率为9.3%。2021—2025年，中国市场规模由91亿元增长至203亿元，复合增长率为22.3%；预计2030年达到365亿元，2026—2030年复合增长率为12.0%，高于全球同期9.3%的增速。按上述数据计算，中国市场占全球市场的比重将由2025年的19.4%提高至2030年的22.2%。
传统封装的材料需求主要集中于封装基板、引线框架、键合线、焊料和环氧塑封料，核心作用是保护芯片并完成芯片与PCB之间的连接。Fan-out、2.5D和3D封装则增加了多层RDL、凸点制造、TSV、晶圆减薄、临时键合、CMP及混合键合等晶圆级工艺，材料需求由一般连接与保护，进一步向高密度布线、垂直互连、超薄晶圆支撑和高精度界面控制延伸。
先进封装材料价值量的提升主要来自三个方面。
第一， 工艺步骤增加带动材料种类和加工次数增加。例如，多层RDL需要反复进行介电材料涂覆、光刻、种子层沉积和铜电镀，RDL层数增加会提高光刻胶、PI/PBO介电材料和电镀化学品用量。
第二， 互连尺寸缩小提高材料性能和纯度要求。微凸点、TSV和混合键合需要更加均匀的铜电镀、更低缺陷的CMP以及更洁净的表面处理。
第三， 封装尺寸和功耗提高带动大尺寸ABF载板、低翘曲塑封材料及高性能热界面材料升级。
不同先进封装架构对应的材料增量存在差异。Fan-out主要增加RDL介电材料、封装光刻胶、铜电镀材料和重构晶圆塑封料；2.5D封装进一步增加硅或RDL中介层、TSV、微凸点、底部填充料及大尺寸封装基板；3D封装则增加晶圆减薄、临时键合、CMP、表面清洗及混合键合材料。
（二）封装基板及其上游材料向大尺寸、高密度升级
封装基板连接芯片与PCB，同时承担芯片支撑、信号传输、电源连接和散热等功能。与普通PCB相比，封装基板的线路更细，良率、可靠性和客户认证要求也更高。IC载板在低端IC封装中的成本占比可超过30%，在部分高端封装中的成本占比可能更高。因此，封装基板是封装环节价值量较高的组成部分。
按照增层介质材料和主要应用划分，有机封装基板主要包括BT载板和ABF载板。BT载板通常应用于存储、射频、MEMS及部分消费电子芯片，技术和产业化相对成熟；ABF载板具有更强的多层布线和细线路加工能力，主要应用于CPU、GPU、ASIC及FPGA等高I/O、高性能芯片。随着AI/HPC芯片面积、I/O数量和供电复杂度提高，ABF载板逐步向更大尺寸、更高层数和更细线宽线距发展。
ABF增层膜是高端封装基板实现精细线路和多层布线的关键材料。ABF载板通过反复增层和线路加工形成高密度布线，载板层数及面积增加将同步提高ABF膜、铜箔、电镀化学品和阻焊材料用量。
AI/HPC芯片需要在同一封装内连接CPU、GPU、ASIC和HBM，封装基板因此向更大面积、更高层数和更细线路发展。对应到上游材料，ABF膜需要降低介电常数、介质损耗和表面粗糙度，并减小与其他基板材料之间的热膨胀差异；铜箔及电镀材料则需要提高精细线路加工能力、附着力和沉积均匀性。高端封装基板对材料配方稳定性和批次一致性要求较高，相关产品通常还需经过较长时间的客户认证才能进入批量采购。
封装基板大尺寸化也加大了翘曲和良率控制难度。随着基板面积、层数及铜线路密度提高，不同材料之间的热膨胀差异容易引起翘曲、层间偏移、界面分层和线路剥离。MKS Instruments指出，封装基板厂商需要在保持制程良率与可靠性的同时持续缩小线宽线距，因此必须经过比普通PCB更加严格的认证程序。高端封装基板的竞争壁垒不仅体现在线路精度，还包括材料配方、层压工艺、翘曲控制、量产良率及客户认证能力。
国内企业正在由传统PCB及BT载板向FC-BGA等高端封装基板延伸。深南电路在2025年年度报告中披露，公司封装基板产品包括存储芯片封装基板、MEMS封装基板、FC-CSP和FC-BGA等，并持续推进相关产品能力建设。兴森科技披露，FC-BGA封装基板项目的客户导入及样品交付工作按序推进，样品订单数量同比大幅增长。深南电路和兴森科技均已布局FC-BGA封装基板。
玻璃芯基板是封装基板的潜在升级方向。与有机芯基板相比，玻璃芯基板具有较高的结构完整性、较好的尺寸稳定性和较低的电信号损耗，适合支持大尺寸、高密度集成。玻璃芯层较低的热膨胀系数有助于改善大尺寸封装的翘曲问题，TGV则能够提供垂直电气连接。截至2023年9月，玻璃基板仍处于技术开发和客户验证阶段，量产突破点包括通孔加工、金属化、界面结合、铜线路附着和制造成本。
（三）RDL制造带动光刻、介电及电镀材料需求
RDL层数增加和线宽线距缩小，将直接提升介电材料、封装光刻胶、铜电镀液及湿电子化学品的使用次数和性能要求。多层RDL需要反复进行介电层涂覆、曝光显影、种子层沉积、铜电镀、去胶、蚀刻和清洗，因此材料增量既来自加工次数增加，也来自图形分辨率、材料纯度和批次稳定性要求提高。
其中，PSPI、PBO等介电材料受益于RDL层数增加，并向低温固化、低介电常数、低介质损耗和低应力方向升级；封装光刻胶需要满足厚膜加工、高解析度和稳定侧壁形貌要求；铜电镀液及添加剂需要提高沉积均匀性、填孔能力和晶粒控制水平；显影液、剥离液、蚀刻液和清洗液则需要进一步降低残留、腐蚀和颗粒污染。
国内代表性企业的相关产品布局已覆盖RDL介电材料、先进封装光刻胶、电镀材料、湿电子化学品及高纯金属溅射靶材。鼎龙股份已布局8款半导体封装用PI产品，其中3款产品取得多家客户订单；上海新阳已形成先进封装用电镀及清洗等湿制程材料布局，其中适用于TSV工艺的铜互连电镀添加剂已实现量产；艾森股份已形成“电镀液及添加剂+光刻胶”产品矩阵，覆盖Bumping、RDL、TSV等先进封装工艺环节；江丰电子形成铝、钛、钽、铜及多种超高纯金属合金溅射靶材布局。
（四）细间距互连推动凸点及相关材料升级
先进封装互连由焊球向铜柱和微凸点升级后，互连数量和加工次数增加，带动厚膜光刻胶、UBM材料、铜电镀液、电镀添加剂及焊料需求增长。随着凸点间距缩小，材料需要进一步提高沉积均匀性、尺寸一致性、界面稳定性和抗电迁移能力。其中，铜柱和微凸点制造需要反复进行光刻、种子层沉积和电镀，对应的材料需求包括厚膜光刻胶、铜及钛钨靶材、电镀液和添加剂。上海新阳、艾森股份已布局先进封装电镀材料，江丰电子形成铜、钛和钛钨等高纯金属靶材布局。传统键合线仍广泛应用于功率器件、存储、射频及部分SiP产品，康强电子等企业已布局键合丝等封装材料。
（五）TSV、晶圆减薄与混合键合推动晶圆级材料升级
TSV、晶圆减薄和混合键合增加了深孔填充、临时键合、CMP及晶圆清洗等工艺，对应增加铜电镀液、临时键合材料、CMP材料和清洗液需求。相关材料需要向高纯度、低缺陷、高平坦度和低残留方向升级。TSV向高深宽比发展，要求电镀液及添加剂实现均匀、无空洞的铜填充；晶圆减薄需要临时键合胶和解键合材料提供支撑，并在加工完成后实现低损伤剥离；混合键合则对铜表面平坦度和洁净度提出更高要求，推动CMP抛光液、抛光垫及晶圆清洗液需求增长。
（六）先进封装推动底填、塑封及胶黏材料升级
随着封装向倒装芯片、Fan-out和3D堆叠发展，凸点间距缩小、芯片数量增加和封装面积扩大，带动底部填充料、环氧塑封料及封装胶黏材料需求增长，并推动材料向细间隙填充、低翘曲和高导热方向升级。底部填充材料主要包括毛细底填料（CUF）、非导电膏/膜（NCP/NCF）和模塑底填料（MUF）。细间距互连要求材料降低黏度和填料粒径，同时提高粘结强度和耐湿可靠性。Fan-out封装使用环氧塑封料形成重构晶圆，要求材料兼顾低热膨胀系数、低固化收缩和良好流动性，以减少翘曲、分层和开裂。
（七）高功耗芯片推动热管理与结构材料升级
AI/HPC芯片采用2.5D、3D及Chiplet封装后，单个封装内的芯片数量和功耗密度提高，带动热界面材料、导热填料、石墨散热材料及金属散热结构需求增长。相关材料需要向高导热、低热阻、低应力和长期稳定方向升级。
热界面材料（TIM）用于填充芯片、散热盖和散热器之间的微小间隙，主要包括导热硅脂、导热凝胶、导热垫片、相变材料及金属型界面材料。随着封装面积和功耗提高，TIM不仅需要提高导热率，还要适应多颗芯片之间的高度差异，减少泵出、干涸和界面分离。均热板、热管和液冷板的应用也增加了石墨散热材料、密封胶及金属表面处理材料需求。
四、投资建议：关注先进封装材料优质标的
（一）鼎龙股份
公司CMP抛光垫国产供应龙头地位稳固。公司围绕半导体先进封装上游几款自主化程度低、技术难度高、未来增量空间较大的材料产品进行布局，目前重点开发半导体封装PI、临时键合胶等产品。半导体封装PI方面，截至2026年6月末，公司已布局8款产品，共有3款产品取得多家客户的订单，在售型号数量及覆盖客户数量进一步增加，推动订单增长持续加速。临时键合胶方面，公司在已有客户持续稳定规模出货中。TSV抛光液通过国内先进封装龙头客户验证，实现技术产业化突破；铜阻挡层抛光液再获新客户批量订单，产品的通用性、适配性得到行业广泛验证与认可。
（二）安集科技
公司产品包括不同系列的化学机械抛光液、功能性湿电子化学品和电镀液及添加剂系列产品，主要应用于集成电路制造和先进封装领域。2026年上半年，公司持续加强在先进封装用抛光液的布局，用于TSV、TGV抛光液、混合键合抛光液和聚合物抛光液进展顺利，在国内客户均作为首选供应商帮助客户打通技术路线，并持续为客户的新工艺开发产品，助力国内先进封装技术的发展，销售持续上量。同时积极跟海外客户合作，产品验证进展顺利。在电镀液及添加剂产品板块，公司持续加强集成电路制造及先进封装领域的电镀液及添加剂产品系列平台的搭建，产品覆盖应用于集成电路制造的大马士革工艺铜电镀液及添加剂、应用于先进封装领域的铜、镍、锡银等电镀液及添加剂以及硅通孔（TSV）电镀液及添加剂。公司在电镀液及添加剂领域，基于已经搭建完成的电镀液及添加剂产品系列平台和一站式交付能力，2026年上半年，集成电路大马士革电镀液及添加剂进入量产阶段，实现销售；硅通孔电镀液及添加剂进入量产阶段，实现销售；先进封装锡银电镀液及添加剂等产品开发及验证按计划进行。
（三）江丰电子
公司专注于超高纯金属溅射靶材和半导体精密零部件的研发、生产及销售，致力于成为世界上一流的半导体企业，产品主要应用于半导体领域，均系超大规模集成电路和半导体设备生产制造过程中的重要材料或部件。其中，超高纯金属溅射靶材包括铝靶、钛靶、钽靶、铜靶以及各种超高纯金属合金靶材等，主要用于超大规模集成电路芯片、平板显示器的物理气相沉积（PVD）工艺，用于制备电子薄膜材料。公司坚持以科技创新为动力，注重自主研发，成功打破了我国半导体领域靶材长期依赖进口的局面，成为台积电、SK海力士、中芯国际、联华电子等全球知名半导体芯片制造商的认证供应商，并于2026年上半年持续保持了国内靶材龙头企业的行业地位。
（四）中船特气
公司主要从事电子特种气体及三氟甲磺酸系列产品的研发、生产和销售，在此基础上，2026年上半年公司持续拓展高纯金属业务和大宗气站业务，持续推进前驱体产品的研发和产业化，丰富公司的业务类型。截至2026H1，公司产品98种，包括三氟化氮、六氟化钨、无机类气体、混合类气体、氟碳类气体等。公司高纯溴化氢纯度可达5N，主要用于硅、锗等半导体材料的刻蚀；公司高纯三氯化硼纯度可达5N，主要用于硅、氮化硅、二氧化硅等材料的刻蚀以及掺杂工艺；公司高纯乙硅烷纯度可达4N8，主要用于化学气相沉积工艺，通过控制反应条件，乙硅烷可以在晶圆表面沉积出高质量硅薄膜及氮化硅薄膜。目前已实现30余种电子混合气的量产供应。上海子公司电子特气和先进材料生产及研发项目建筑工程已全部建设完成，其中年产600吨前驱体充装生产线基本建设完成，正在调试中。
（五）上海新阳
公司主要产品包括电子电镀、电子清洗、电子光刻、电子研磨、电子蚀刻五大系列，可应用于晶圆制造和芯片封装制程。公司面向芯片制造领域开发了第二代电子电镀产品，主要包括大马士革铜互连、TSV、Bumping电镀液及配套添加剂。经过多年的开发创新与技术储备，公司研发并量产的适用于TSV工艺的铜互连电镀添加剂，已经实现3D-TSV中微孔高效电镀填充，深宽比可达20:1，且电镀均匀性、可靠性良好。公司电镀系列材料已广泛应用于先进封装工艺制程，为客户提供良好的技术保证。2026年上半年，公司电镀液及添加剂系列产品销售额同比增长超30%。
（六）艾森股份
公司通过电镀液及配套试剂、光刻胶及配套试剂两大核心业务板块，为先进制程芯片制造提供关键材料支撑。目前，公司电镀液产品已构建起丰富且极具竞争力的产品矩阵，在传统封装和先进封装领域均实现了全品类覆盖，并成功实现晶圆28nm、5-14nm先进制程等高端应用领域的市场突破。公司高端光刻胶产品已完成头部客户全流程验证并实现批量落地，先进封装领域光刻胶及配套产品业务规模化稳定供货。公司紧密围绕重点目标客户的业务需求及技术发展方向，配合长电科技、通富微电、华天科技、盛合晶微等龙头企业，共同推动半导体材料供应链的自主可控。
（七）飞凯材料
公司在集成电路封装领域完成了系统化的产品矩阵布局，已形成覆盖封装湿化学品、环氧塑封料（EMC）、锡球、临时键合材料、BARC及先进封装光刻胶等在内的系列产品线。早期布局的蚀刻液、去胶液、电镀液等产品，已成为多家客户的标准制程材料，并进一步延伸至2.5D/3D及HBM封装场景。目前，公司先进封装产品已在核心客户中完成初步验证，具备支持复杂封装形态稳定量产的能力。2026年上半年，公司自主研发的半导体先进封装用厚膜负性光刻胶取得重大突破，产品已通过国内主流芯片封装厂商的严格验证并形成小批量订单。公司自主研发的半导体临时键合材料取得新进展，多数客户端处于验证导入阶段，部分产品已通过客户验证，当前已形成小批量订单。
（八）华海诚科
公司专注于向客户提供更有竞争力的环氧塑封料与电子胶黏剂产品，构建可应用于传统封装与先进封装的全面产品体系。在先进封装领域，GR910K系列在BGA市场打破日系同行的常年垄断，在多家客户实现批量供货，并且在DRAM存储市场也通过客户及终端可靠性测试，实现小批量稳定供货。GR910在NAND FLASH、LPDDR、UFS等存储器件通过全套可靠性测试，GR920在多家客户及终端考核通过并纳入技术储备。公司重点发展应用于先进封装的FC底填胶与液态塑封料（LMC）。应用于FC、SiP、FOWLP/FOPLP等先进封装领域的相关产品正逐步通过客户的考核验证，有望逐步实现产业化。
（九）联瑞新材
公司是功能性先进粉体材料领域的领先企业，形成了以硅基氧化物、铝基氧化物产品为基础，多品类规格齐备的产品布局。公司微米级和亚微米级球形二氧化硅、低放射性球形二氧化硅、低放射性高纯度球形氧化铝等产品销售至行业领先客户。2026年上半年，2.5D先进封装用Top cut 3μm球形氧化硅进入工程化阶段；LMC用球形二氧化硅、先进封装用亚微米球形硅微粉等项目进入产业化阶段；UF用亚微米球形氧化铝已实现产业化并结题。
（十）德邦科技
公司及各子公司主要从事高端电子封装材料的研发、生产和销售，属于电子专用材料制造业。目前，公司核心产品主要包括晶圆UV膜系列、固晶材料系列、导热界面材料、芯片级底部填充胶以及Lid框粘接AD胶等。其中，晶圆UV膜、固晶胶、TIM1.5/TIM2高端导热界面材料等产品已在国内主流封测厂商实现稳定批量供货。DAF/CDAF膜、底部填充胶、Lid框胶已实现小批量交付，芯片级导热材料TIM1已顺利通过国内某重要封测客户全套可靠性验证。
（十一）天承科技
公司主要从事印制线路板、先进封装（包括封装载板）和集成电路所需要的专用功能性湿电子化学品的研发、生产和销售。公司围绕集成电路、2.5D/3D先进封装、扇出型封装、玻璃基板等领域需求积极研发，目前已完成大马士革电镀铜、硅通孔（TSV）电镀铜、再布线层（RDL）电镀铜、凸点电镀铜、镍、锡银和玻璃基板通孔TGV金属化等工艺所需电镀液产品的研发和技术储备。公司研发的TSV电镀添加剂产品可对标国际品牌，目前正全力为头部客户提供技术领先的解决方案。
（十二）金宏气体
金宏气体股份有限公司是聚焦高端气体全产业链的综合性气体服务商，深耕特种气体、大宗气体供应领域近三十载。公司的产品线较广，既生产超纯氨、高纯氧化亚氮、高纯二氧化碳、高纯氢、电子级正硅酸乙酯等特种气体，又供应应用于半导体行业的电子大宗载气。公司在上述成熟进口替代产品稳定供货基础上，持续推进含氟电子特气、半导体前驱体产品工艺优化与性能升级。公司前期落地的一批电子大宗载气项目全面进入稳定运营与产能释放阶段。
（十三）中巨芯
公司业务已涵盖湿电子化学品、电子特种气体及前驱体材料业务板块。公司产品目前主要应用在集成电路高端市场领域。公司的湿电子化学品已获得中芯国际、华虹集团、台积电、SK海力士等多家知名半导体企业的认可；电子特种气体及前驱体材料已陆续进入中芯国际、华虹集团、SK海力士、日本铠侠、上海华力、士兰微等主流客户的试用与供应阶段。
（十四）晶瑞电材
公司高纯湿化学品主要应用于半导体晶圆制造前道工序的蚀刻、清洗、去膜等核心环节，已形成覆盖半导体G5级高纯双氧水、高纯硫酸、高纯氨水、高纯异丙醇、高纯盐酸、高纯硝酸、高纯NMP在内的完整产品矩阵。核心产品已全面实现国产，稳定供应国内二十余家头部半导体芯片制造企业。在高端DUV光刻胶领域，多款KrF光刻胶已实现量产交付，ArF光刻胶完成批量出货，另有多款产品已向客户送样并推进验证工作。2026年上半年，公司正性光刻胶产品销售额增长近15%，其中i线光刻胶销量及销售额同比增长近30%，KrF光刻胶销量增长超过40%，ArF光刻胶已实现多家客户批量供应。
（十五）彤程新材
彤程新材以电子化学品业务为核心发展主线，重点布局半导体材料与显示面板材料两大领域。半导体光刻胶产品涵盖ArF光刻胶、KrF光刻胶、I线光刻胶和G线光刻胶以及底部抗反射层等光刻辅助材料。2026年上半年，ArF及BARC产品同比增幅接近300%，多款产品包含3款浸没式光刻胶，在客户端实现稳定量产供应；G5级EBR已实现稳定供货，截至2026年6月末，已实现对国内头部先进半导体芯片制造商的规模化供货。
（十六）雅克科技
公司的电子材料产品线主要包括半导体前驱体材料、光刻胶及配套试剂、电子粉体材料、特种气体、半导体材料输送系统（LDS）等。2026年上半年，公司不断开发芯片先进制程薄膜沉积工艺和人工智能先进封装复杂芯片组所需的各种前驱体材料。湿电子化学品产品客户端导入持续推进，已进入国内多家主流半导体晶圆厂及显示面板厂商供应链。
五、风险提示
（一）AI及高性能计算需求不及预期风险
若AI服务器、数据中心和高性能计算芯片需求增长放缓，可能影响先进封装订单及相关材料需求。
（二）先进封装技术产业化不及预期风险
2.5D、3D和混合键合等技术难度较高，若良率提升或量产进度缓慢，可能影响市场扩张。
（三）下游客户认证周期较长风险
先进封装材料验证流程复杂、认证周期较长，若客户导入进度延迟，企业相关产品收入可能低于预期。
（四）国产材料发展进度不及预期风险
国内材料在稳定性、一致性和可靠性方面仍需验证，若技术突破不足，发展进程可能放缓。
（五）新增产能利用率不足风险
国内企业持续扩建先进封装产线，若订单增长无法匹配产能释放，可能造成折旧增加并压缩盈利空间。
（六）行业竞争加剧风险
国内外企业加快技术研发和产能布局，若市场竞争加剧，可能引发产品降价并影响企业盈利能力。
（七）技术路线快速迭代风险
先进封装技术路线较多且更新较快，若企业研发方向与主流需求不匹配，可能面临资产减值风险。
（八）国际贸易摩擦及供应链风险
部分关键设备、材料和技术仍依赖海外供应，若出口管制升级，可能影响企业研发及产能建设。
华创行业公司投资评级体系(基准指数沪深300)
联系我们
法律声明
华创证券研究所定位为面向专业投资者的研究团队，本资料仅适用于经认可的专业投资者，仅供在新媒体背景下研究观点的及时交流。华创证券不因任何订阅本资料的行为而将订阅人视为公司的客户。普通投资者若使用本资料，有可能因缺乏解读服务而对报告中的关键假设、评级、目标价等内容产生理解上的歧义，进而造成投资损失。
本资料来自华创证券研究所已经发布的研究报告，若对报告的摘编产生歧义，应以报告发布当日的完整内容为准。须注意的是，本资料仅代表报告发布当日的判断，相关的分析意见及推测可能会根据华创证券研究所后续发布的研究报告在不发出通知的情形下做出更改。华创证券的其他业务部门或附属机构可能独立做出与本资料的意见或建议不一致的投资决策。本资料所指的证券或金融工具的价格、价值及收入可涨可跌，以往的表现不应作为日后表现的显示及担保。本资料仅供订阅人参考之用，不是或不应被视为出售、购买或认购证券或其它金融工具的要约或要约邀请。订阅人不应单纯依靠本资料的信息而取代自身的独立判断，应自主作出投资决策并自行承担投资风险。华创证券不对使用本资料涉及的信息所产生的任何直接或间接损失或与此有关的其他损失承担任何责任。
本资料所载的证券市场研究信息通常基于特定的假设条件，提供中长期的价值判断，或者依据“相对指数表现”给出投资建议，并不涉及对具体证券或金融工具在具体价位、具体时点、具体市场表现的判断，因此不能够等同于带有针对性的、指导具体投资的操作意见。普通个人投资者如需使用本资料，须寻求专业投资顾问的指导及相关的后续解读服务。若因不当使用相关信息而造成任何直接或间接损失，华创证券对此不承担任何形式的责任。
未经华创证券事先书面授权，任何机构或个人不得以任何方式修改、发送或者复制本资料的内容。华创证券未曾对任何网络、平面媒体做出过允许转载的日常授权。除经华创证券认可的媒体约稿等情况外，其他一切转载行为均属违法。如因侵权行为给华创证券造成任何直接或间接的损失，华创证券保留追究相关法律责任的权利。
订阅人若有任何疑问，或欲获得完整报告内容，敬请联系华创证券的机构销售部门，或者发送邮件至jiedu@hcyjs.com。
证券研究报告：【华创AI新材料团队|重磅深度！！】先进封装材料报告：算力向上，材料先行
对外发布时间：2026年9月22日
本报告分析师：
分析师：孙维容 王锐
分析师执业编号：S0360526020001/S0360526040006
邮箱：sunweirong@hcyjs.com/wangrui3@hcyjs.com