四十年晶圆厂量测:从光学工具到人工智能时代 (下)

来源：imec。

三维器件技术早期阶段的出现，宣告了三维量测时代的开始。

鳍式场效应晶体管时代与多重图形化兴起：套刻路线图加速、边缘放置误差指标、首批三维量测技术

第三个时期可称为鳍式场效应晶体管时代，它标志着晶体管器件历史上首次重大架构转变。在鳍式场效应晶体管中，源极和漏极端子之间的导电沟道呈三维鳍片形态，栅极环绕该沟道，从沟道三侧提供控制。这种多栅结构在 22 nm 节点引入，用于进一步降低短沟道效应，因为随着栅长缩小，短沟道效应持续削弱晶体管性能。

三维器件技术早期阶段的出现，宣告了三维量测时代的开始。第一阶段引入的散射量测，在三维空间中被证明完全有效。同时，量测界开始考虑混合量测：将不同技术结合起来，例如光学关键尺寸量测与关键尺寸扫描电子显微镜，以提取更多信息，或以更准确的方式提取信息。

在同一时期，光刻和图形化也经历了历史性变化：为了在极紫外光刻准备好量产之前继续延展 193 nm 光刻，双重图形化技术首次被使用。通过双重或多重图形化，一个芯片图形会被拆分为两个或更多“更简单”的掩模。这使更小特征的制作成为可能，但也增加了芯片制造工艺的复杂性和成本。

更具体而言，双重图形化显著提高了两个连续图形化层之间的套刻要求，压缩了套刻误差预算。正是在这一时期，imec 和量测界引入了边缘放置误差指标，用于描述各种结构的位置如何偏离预期设计。量测专家必须找到一种方法，测量进入边缘放置误差方程的所有参数。这也推动了对更好套刻工艺控制的需求，并引入了新的关键尺寸扫描电子显微镜算法，用于表征由两个独立光刻和图形化步骤形成的两类不同关键尺寸群体。

极紫外光刻时代：应对随机效应的量测解决方案

2019 年，半导体行业首次在 7 nm 节点逻辑芯片量产中使用低数值孔径，也就是 0.33 数值孔径极紫外光刻与图形化。它的引入带来了自身的一系列挑战。与 193 nm 光刻相比，在光刻扫描仪曝光过程中使用 13.5 nm 极紫外光，会显著减少到达晶圆的光子数量。这会在曝光结构上诱发随机效应，即极紫外光刻的随机效应。这些随机效应可分为两类，每一类都需要量测创新，而 imec 及其合作伙伴在理解这些效应方面的开创性工作为这些创新提供了指引。

图 2：上图：极紫外曝光期间光子数量减少会造成随机效应；下图：例如线粗糙度增加。

首先，随机效应会严重影响线粗糙度，表现为线边缘粗糙度和顶部线粗糙度增加。线边缘粗糙度的测量已通过改进的关键尺寸扫描电子显微镜技术来解决，这些技术经过优化，可测量所谓无偏粗糙度：通过消除来自扫描电子显微镜本身的噪声，这些测量能够更好估计真实特征粗糙度。另一方面，原子力显微镜则有助于表征顶部线粗糙度。

第二个方面是随机缺陷的存在，这类失效表现为随机线桥连或断裂，或者接触孔闭合或桥连。这需要能够同时检测极小缺陷，尺寸约 10 nm 甚至更小，并映射晶圆大面积区域的技术，而这两个需求很难仅用一种量测技术同时满足。光学检测技术能够映射大面积区域，但会受到缺陷尺度过小的挑战。另一方面，电子束是检测微小缺陷的强大技术，但缺乏映射整片晶圆所需的吞吐量。答案在于结合这两种技术，以表征极紫外曝光缺陷，并定义所谓极紫外光刻的无失效工艺窗口。

未来量测与检测路线图：同时应对二维平面缩放和垂直缩放，降低量测碳足迹

尺寸缩放仍然是延续逻辑路线图并释放下一波人工智能能力的基本支柱。今天，行业继续使用 0.33 数值孔径极紫外光刻来曝光最先进节点的关键层，也就是 3 nm 和 2 nm 逻辑节点。与此同时，imec 及其生态伙伴在推动高数值孔径，也就是 0.55 数值孔径极紫外光刻和图形化技术就绪方面取得重大进展，以支持低于 2 nm 的节点，确保更高分辨率、工艺简化，即减少对多重图形化的需求，以及设计灵活性，即引入一维半、二维和曲线几何图形。

图形化创新还伴随着器件架构和材料方面更具颠覆性的创新。全环绕栅极纳米片晶体管最近已被引入商业计算系统，并且根据 imec 的逻辑路线图，很可能从 A7 节点开始被互补场效应晶体管接替。因此，器件架构将越来越多地走向三维。这一趋势也在定义未来存储版图，其中三维与非门闪存是主力存储系统，动态随机存取存储器则正在向三维架构演进。第三维度还带来新的芯片互连架构，例如背面供电网络和底部互补场效应晶体管器件的背面接触。总体来看，未来计算系统将越来越依赖三维集成技术，包括芯片到晶圆和晶圆到晶圆混合键合技术。

重大挑战：二维平面缩放与垂直缩放有不同要求

所有这些未来选项都会转化为量测与检测的重大挑战和机会。在二维平面缩放方面，也就是由先进光刻和图形化推动的方向，挑战包括需要更高二维平面分辨率、表征曲线形状、在大晶圆面积上检测微小缺陷，以及需要垂直敏感性来表征具有不同轮廓的结构。另一方面，垂直缩放由三维器件和三维集成技术推动，涉及不同的重大挑战：它关乎多层结构和高深宽比结构的表征，穿透不透明材料进行观察，处理不同尺度的形貌，以及测量晶圆边缘和背面。

imec 的量测与检测路线图

这些挑战构成了 imec 量测、检测和表征路线图的基础。该路线图详细说明了应对这些挑战所需的技术应在何时达到产业可用和成熟状态。

图 3：支持先进光刻、逻辑、存储和封装技术的 imec 量测、检测与表征路线图。

两项重要演进将帮助塑造这一路线图：第一，硬件创新；第二，数据使用增加。首先，硬件发展正在持续推进，以提高敏感性：采用更高电子伏特能量电子的电子束量测可提升分辨率；采用更短波长光子的光学量测可检测微小缺陷；X 射线则可更深入探测硅内部。与此同时，为进一步提升吞吐量，同时保持极限分辨率和缺陷敏感性，多项创新正在被探索：多探头原子力显微镜和多电子束检测用于以极高吞吐量检测微小缺陷的潜力，最近已得到展示。

其次，通过更充分利用数据和算法来提升量测性能，正在填补技术缺口。第一个例子是使用基于人工智能的算法，对输入测量数据进行去噪，例如电子束图像。另一个例子被称为虚拟量测，或“少测量”量测：由实体量测工具测得的数据，会由来自虚拟量测模型的数据进行补充和扩展。后者利用工艺工具的条件，例如功率、温度、流量等，也就是由连接在工具上的传感器测得的数据，来预测量测结果。

图 4：虚拟量测原理。

降低碳足迹

当前和未来的发展也聚焦于尽可能降低量测与检测的碳足迹。imec 使用其虚拟晶圆厂模型 imec.netzero，量化了在制造 28 nm 逻辑节点过程中量测对环境影响的占比。与其他工艺领域，例如刻蚀和沉积相比，量测对总体排放的贡献被发现相对较小。尽管如此，在正确工艺步骤上进行准确测量，是提高工艺良率和减少浪费的关键，这凸显了量测在降低芯片制造环境影响方面应发挥的作用。