RuyiAI 亮相第六届 RISC-V 中国峰会,分享从 RVV 到 Matrix 的 系统栈实践

中国科学院软件研究所助理研究员、RVI TSC 成员、RISE AI/ML 工作组联合主席张洪滨首先带来《RuyiAI：RISC-V 原生 AI 系统软件栈》分享，介绍了 RuyiAI 的整体架构与关键组件，梳理 AI 框架、编译器、运行时与 RISC-V 硬件之间的协作关系，并结合本次实训使用的平台与开发环境，介绍 RuyiAI 面向不同计算扩展和硬件平台提供软件支撑的思路，为后续实践建立整体认识。

达摩院玄铁处理器高级研发工程师谢瑞祺带来《RISC-V AME 指令集设计概述》分享。他从 IME、VME、AME 三种矩阵扩展的架构选择切入，介绍 AME 采用独立矩阵寄存器、以二维数据块（Tile）组织计算的设计思路，以及按负载需求扩展计算资源、支持执行后端分离与共享等特点。随后，围绕矩阵乘累加、逐元素运算、归约、数据重排及矩阵访存等指令，讲解如何在寄存器层面衔接矩阵计算与前后处理，并讨论数据类型表达、操作数组织等设计问题，帮助参会者理解 AME 指令集的设计目标与软硬件协同思路。

中国科学院计算技术研究所博士研究生、北京开源芯片研究院实习工程师邱富聪带来《香山·八达岭智算 IP 原型平台介绍》分享。他介绍了八达岭智算 IP 的可配置架构，重点讲解向量、矩阵计算与 DMA 数据搬运的协同机制，以及IP对多种计算精度、可扩展算力配置和 RVV、AME 的支持。随后，结合由香山通算核与八达岭智算核组成的 FPGA 原型平台，介绍平台的计算单元、存储层级与异步流水机制。报告还展示了在 FPGA 原型上完成 Qwen3-0.6B 多轮对话的实践成果，呈现了硬件 IP 与AI 软件栈贯通的进展，为后续编译与性能优化环节建立硬件基础认识。

中国科学院软件研究所工程师陈逸轩带来《RISC-V Vector 扩展基础概念与向量化性能优化》分享。她介绍了 RISC-V Vector 扩展有关的软硬件生态，以及 VLEN、SEW、LMUL 等基本概念，讲解 RVV 与定长向量的区别，并通过汇编代码简单演示了向量化的好处。使用实训平台演示不同机器有不同 VLEN 的 RVV 特性，以及使用 RVV Intrinsics 优化矩阵算法在不同机器上的加速效果。

中国科学院软件研究所硕士研究生朱心烨带来《基于 RuyiAI 的 AI 模型部署》。分享以 DeepSeek 模型在知合 A210 RISC-V 平台上的部署为例，介绍了基于 Buddy-MLIR 的模型部署流程，涵盖模型导入、计算图转换、权重量化、编译优化及推理运行时等关键技术，并对 A210 硬件平台的基本架构与计算能力进行了介绍。在实操环节，通过 Jupyter 平台展示了 DeepSeek 模型的实际推理过程，帮助参会者直观了解AI 大模型从模型适配、编译部署到硬件推理的完整实践流程。

中国科学院软件研究所硕士研究生吴欣桐与北京工业大学硕士研究生余世奥共同带来《AI 计算负载到 RISC-V Vector 和 AME 指令的编译通路》。本次分享以矩阵乘法为例，介绍AI 计算负载如何经由MLIR 逐级下降，最终生成 RISC-V 指令。首先，将 PyTorch 等框架中的计算图转换为 Linalg 等中间表示，完成算子优化与内存缓冲化。随后介绍两条编译路径：RVV 路径通过可伸缩向量类型适配不同硬件向量长度；AME路径通过矩阵分块和专用方言，将计算映射到独立矩阵寄存器及矩阵乘累加指令。最后，结合 LLVM 后端的指令选择、寄存器分配与编码，说明从高层算子到汇编和目标文件的完整过程。在实操环节，通过 Jupyter 平台展示了实际编译的过程，并且在 CAAS 平台中让参会者进行亲自感受调试，通过不同的通路设计，操作不同的 pass 约束，帮助参会者直观了解整条编译通路的完整实践流程。

中国科学院软件研究所博士研究生高世豪、曹行行共同带来《面向 RISC-V Vector 与 AME 硬件平台的性能优化》。两位报告人围绕 RISC-V 向量与矩阵计算的硬件特性，重点介绍了数据复用与异步流水两类优化方法：通过合理组织计算与数据访问，减少重复访存、提高数据复用效率；通过重叠数据搬运与计算，减少等待开销、提升硬件资源利用率。报告从计算与访存协同优化的角度，分享了挖掘 RISC-V 硬件性能潜力的实践思路，为开发者开展高性能 AI 算子开发提供了参考。

在最后的 RuyiAI 生态分享与交流环节，杨延玲回顾了本场 Tutorial 的技术链路，并介绍开发者如何从感兴趣的环节参与 RuyiAI。围绕 Buddy-MLIR、Triton-RISC-V、TileLang-RISC-V 等相关项目，她分享了通过 Issue、PR、文档完善和测试补充等方式开展贡献的具体起点，同时介绍开源实习计划、软硬件协同设计实习计划和开源之夏等参与途径，为希望继续实践和参与社区协作的开发者提供入口。

10 月 20 日下午，峰会同期分论坛“AME 技术研讨会”在深圳会展中心六层郁金香厅举行。研讨会围绕 AME 最新进展及 IME、VME 等矩阵扩展技术方案开展交流，共同探讨 RISC-V 矩阵计算生态的发展方向。张洪滨博士参加了研讨会，并分享《面向 RISC-V AME 扩展的 AI 系统软件栈》，介绍了 RuyiAI 从 PyTorch 模型到AME 硬件的系统软件栈，展示了如何通过图编译、算子库与 MLIR/LLVM、GCC 等工具链，衔接上层 AI 框架与底层矩阵指令。针对不同微架构的特点，报告探讨了统一软件接口与定制性能优化之间的平衡，并提出将软件可控的异步执行语义作为后续软硬件协同的重要议题，为编译器与运行时提供更灵活的调度空间，进一步提升硬件执行效率。

10 月 21 日，由香港城市大学、中国科学院香港创新研究院、RIOS 联合主办的“RISC-V 香港日”在香港城市大学举行。张洪滨博士参加活动并在主题演讲环节作报告，介绍了 RuyiAI 的整体架构，展示了其在 RISC-V AI SoC 平台上的性能表现，并分享了 RuyiAI 与国内外组织、企业、高校及研究机构的合作进展。报告从系统软件架构、软硬件协同优化与开放合作等方面，呈现了 RuyiAI 在推动 RISC-V AI 系统软件发展与产业生态建设方面的探索和实践。

峰会期间，RuyiAI 团队在五楼兰花厅 D09 展位，集中展示了 RuyiAI 系统软件栈的整体架构，关键组件和相关项目的建设进展，以及面向 RVV、AME 的模型部署、编译与性能优化实践。团队同时通过 H50 海报呈现了 RuyiAI 面向不同 RISC-V 计算平台的软件支撑思路，并与莅临展台的参会人员围绕软硬件适配、AI 应用落地、性能优化及开源生态合作等话题展开了深入探讨与交流。

对 RuyiAI 生态建设感兴趣的伙伴们，可关注我们的 GitHub 仓库或官方主页获取最新的技术文档与项目进展。RISC-V AI 软硬件生态的繁荣离不开广泛合作，RuyiAI 团队长期开放实习岗位，并诚挚欢迎各类项目合作，联系邮箱：hongbin2019@iscas.ac.cn（张洪滨）

RuyiAI 官方主页：https://www.ruyiai.org/

RuyiAI GitHub： https://github.com/RuyiAI-Stack

RuyiAI 实训平台： https://ruyiai.isrc.ac.cn/