AI 半导体的下半场:“数据搬运”的战争

过去两年，市场谈 AI 半导体，最容易想到的是 GPU、HBM、CoWoS、光模块。但如果把这些技术放在一起看，会发现它们并不是孤立的赛道，而是在解决同一个核心问题：

计算越来越快，但数据搬运越来越难。

这可能是未来 5—10 年 AI 硬件投资最重要的一条主线。

一、为什么 AI 半导体不只是“算力”问题？

GPU 之所以强，是因为 AI 计算主要是矩阵运算，天然适合并行。

简单理解，GPU 不是一个人在算，而是成千上万个“小工人”同时算。

过去靠三件事不断提升算力：

第一，堆更多晶体管。

第二，增加 Tensor Core、Matrix Core 这类专用计算单元。

第三，降低计算精度，比如从 FP32 到 FP16，再到 FP8、FP4。

浮点数越低，每个数字占用的存储和带宽越少，同样的 GPU 可以一次处理更多数据。所以 FP8、FP4 不是简单的“偷工减料”，而是 AI 模型经过算法、量化和硬件协同优化后的结果。

但是问题来了：

算力增长太快，数据供给跟不上。

这就是所谓的 Memory Wall，内存墙。

GPU 像一个越来越快的工厂，但仓库、道路、电梯、物流系统跟不上，工人就会等材料。

所以 AI 半导体真正的长期主线，正在从“谁的计算更快”，变成“谁能让数据更快、更近、更低功耗地流动”。

二、存储：HBM 是明确主线，但仍有周期属性

HBM 是这一轮 AI 最确定的受益环节之一。

原因很简单：大模型需要大量参数和激活数据，普通 DDR 带宽不够，必须靠 HBM。

所以海力士、美光、三星成为核心玩家。

但需要注意的是，HBM 虽然比普通 DRAM 更高端，但本质仍然属于存储产业。

存储有一个天然特点：

供不应求时价格暴涨，扩产释放后价格回落。

所以 HBM 的投资逻辑很清晰，但也不能忽视周期性。

它不是没有壁垒，而是它的壁垒更多来自产能、良率、客户认证和代际领先；一旦供给追上，估值逻辑就会变化。

因此，HBM 是 AI 硬件里最明确、最容易涨价、也最容易被周期扰动的环节。

三、封装：本质上是更内层的“连接”

过去我们把封装理解成芯片制造的后道工序，重要但不性感。

但 AI 时代，封装已经从配角变成主角。

因为当制程继续缩小越来越难，性能提升越来越依赖先进封装。

可以把先进封装理解成一种“更短距离、更高密度的数据连接”。

1. CoWoS：解决 GPU 和 HBM 的横向连接

CoWoS 可以理解成把 GPU 和多颗 HBM 放在同一个“超级园区”里。

GPU 是工厂，HBM 是仓库。CoWoS 让工厂和仓库离得足够近，数据可以高速流动。

这也是为什么 H100、H200、B200 这些 AI GPU 都高度依赖 CoWoS。

2. SoIC：解决芯片上下堆叠的垂直连接

SoIC 更进一步。

它不是把芯片放在旁边，而是把芯片垂直叠起来。

例如：

SRAM Cache

↑

GPU Compute Die

这就像把仓库直接建在工厂楼上。

SoIC 的核心是 Hybrid Bonding，混合键合。它让两颗芯片通过极小间距直接连接，延迟更低、功耗更低、带宽更高。

这也是为什么 BESI 会被市场重视。台积电拥有 SoIC 工艺，但 BESI 提供的是关键的 Hybrid Bonding 设备。台积电像工厂，BESI 像关键机床供应商。

3. CoPoS：解决未来超大封装底座问题

未来 AI 芯片封装面积越来越大，传统基板会遇到翘曲、布线密度、热稳定性等问题。

所以玻璃基板、CoPoS、TGV 这些技术开始被关注。

但需要注意，玻璃基不是简单取代 PCB 或 ABF。

更准确地说，未来可能是：

ABF 仍然存在，PCB 仍然存在，只是高端封装中间的“地基”可能逐渐引入玻璃芯。

四、连接：未来最容易被低估的主线

如果说存储解决“数据放在哪里”，封装解决“芯片内部和封装内怎么连”，那么连接解决的是：

芯片、服务器、机柜、数据中心之间怎么连。

连接可以分很多层：

第一层，CPU 和内存连接。

例如 CPU ↔ DDR5 / LPDDR5X / MRDIMM。

这里涉及 Rambus、澜起科技、Renesas 等内存接口、PHY、RCD、MRCD、MDB 相关能力。

第二层，GPU 和 HBM 连接。

主要通过先进封装和超高带宽接口完成。

第三层，GPU 和 GPU 连接。

例如 NVLink、PCIe、CXL、Switch、Retimer。

第四层，机柜内部连接。

AI 服务器功率和带宽越来越高，铜连接逐渐逼近极限。

第五层，机柜间、数据中心间连接。

这里光连接、CPO、Optical IO、光模块、激光器、DSP 的重要性会持续提升。

所以连接不是一个单点赛道，而是一整套数据传输体系。

Rambus 更偏 CPU 与内存之间的高速接口。

Astera 更偏 CXL、PCIe Retimer、内存扩展。

Marvell 更偏 SerDes、PAM4 DSP、光模块和数据中心网络。

Broadcom 更偏交换芯片和定制 ASIC。

Coherent、Lumentum、Sivers 则更多参与光学器件、激光器和光引擎。

这条线的本质是：

AI 正在从单颗 GPU 竞争，走向十万颗 GPU 协同竞争。

当系统规模变大，连接的重要性会越来越接近算力本身。

五、功率半导体：SiC 和 GaN 解决的是电力传输瓶颈

AI 数据中心不只是缺 GPU，也在缺电、缺供电效率、缺散热能力。

未来机柜功率从几十 KW 走向上百 KW，甚至更高，传统 12V/48V 架构压力越来越大。

这就引出 800V HVDC、SiC、GaN。

SiC 适合高压、高功率场景，核心难点在材料生长、晶圆缺陷、良率和封装散热。

GaN 更适合高频、高效率电源转换。

它们解决的不是数据问题，而是：

如何把电高效、安全、低损耗地送到 GPU。

所以 AI 基础设施最后会同时遇到四堵墙：

Memory Wall：内存墙

Packaging Wall：封装墙

Network Wall：网络墙

Power Wall：电力墙

六、哪些是周期，哪些是长期瓶颈？

如果从投资角度分类，我会把 AI 半导体分成两类。

第一类：周期成长型

包括：

HBM

MLCC

部分 PCB

部分功率器件

这些环节会因为 AI 需求爆发出现阶段性缺货和涨价，因此股价弹性很大。

但长期要跟踪扩产节奏、价格周期和供需反转。

第二类：长期瓶颈型

包括：

SoIC

CoWoS

CoPoS

Hybrid Bonding

CXL

Optical IO

CPO

高速 SerDes / DSP

先进电力架构

这些不是简单扩产就能解决的问题，更多依赖技术积累、系统架构能力和产业生态。

因此从中长期看，封装和连接可能比单纯存储更接近“长期护城河”。

七、核心结论

AI 半导体的下一阶段，不能只看 GPU，也不能只看 HBM。

更完整的框架应该是：

算力-->存储-->封装-->连接-->电力

其中，存储是最明确的周期弹性，封装和连接是更长期的技术瓶颈，电力系统则是被低估的基础设施约束。

过去市场看的是：

谁能造出更强的 GPU。

未来市场会越来越看：

谁能让 GPU 之间、GPU 与存储之间、服务器与服务器之间，以更低功耗、更低延迟、更高带宽的方式连接起来。

一句话总结：

AI 硬件的竞争，正在从“算力竞赛”进入“数据流竞赛”。

谁掌握了数据搬运，谁就掌握了下一阶段 AI 基础设施的核心定价权。