夜雨聆风
当晶体管不能再轻易缩小，智能增长会不会被物理世界卡住？
过去几十年计算机的发展有一种近乎幸运的节奏。
芯片越来越小，越来越快，越来越便宜。
同样的钱几年以后往往就可以买到更多算力。
整个互联网、智能手机、云计算，包括今天的AI其实都吃到了这份红利。
但现在这条路越来越难走了。
晶体管已经小到接近物理和制造极限，先进制程越来越昂贵，功耗、发热、互联、良率，每一样都在增加难度。
于是一个问题摆在AI面前：如果晶体管不能继续轻松缩小，AI需要的算力还能从哪里来？
答案可能不是算力增长结束了，而是“自动变便宜”的时代正在结束。
以后每一点算力提升，都要靠更复杂的系统工程换回来。
摩尔定律真正给我们的其实不只是更小的晶体管
很多人把摩尔定律理解成晶体管数量每隔一段时间翻倍。
但对整个科技产业来说它更重要的意义是单位计算成本不断下降。
昨天很贵的计算设备几年以后变得便宜。
于是程序员敢写更复杂的软件，企业敢处理更多数据，科学家敢做更大的模拟，AI公司敢训练更大的模型。
某种意义上，过去几十年的计算产业一直站在一条向上的自动扶梯上。
即使软件效率没有提高很多，硬件本身也在帮你不断变快。
但现在这条自动扶梯正在明显减速。
为什么越来越难？原因并不神秘。
第一，物理层面越来越难。
晶体管已经缩小到极其微小的尺度。
继续缩小会遇到漏电，量子隧穿，发热，互连电阻，器件可靠性。
这些问题不会因为工程师更努力就自动消失。
第二，经济上越来越难。
先进制程需要更昂贵的光刻设备，更复杂的工艺，更高的研发投入，更严格的良率控制。
一座先进晶圆厂已经是一项极其庞大的工业工程。
所以真正的变化不是“晶体管从此不能变小。”，而是每缩小一点，代价都越来越高。
这就意味着未来算力增长不能再只依赖一条路。
第一条新路：不再只把一颗芯片做得更强，而是把很多芯片组织得更好
先进封装，Chiplet，超节点，高速互联。
这些词看起来不同，背后其实是同一个逻辑：单个人已经很难继续无限变强，那就让一个团队协作得更好。
过去我们更关注一颗芯片内部有多少晶体管。
未来越来越重要的是计算芯片，显存，IO，高速网络，不同专用单元彼此之间距离有多近，通信有多快，数据搬运有多高效。
对于AI来说很多时候真正拖慢系统的并不是“不会算”，而是数据搬得太慢，所以先进封装越来越重要。
它把原来分散的计算和存储放得更近，让数据少跑一点路。
Chiplet是另一种非常现实的路线
做一颗越来越巨大的完整芯片成本越来越高，良率也越来越难控制。
Chiplet的思路是把一颗大芯片拆成多个小模块：计算模块，缓存模块，IO模块，专用加速模块，再通过高速封装和互联把它们组合成一个整体。
可以把它理解成过去造一座巨型建筑，以后更像用标准模块拼出一座城市。
这样做的好处是：更容易制造，更容易升级，不同模块还可以使用不同工艺。
从这里开始，芯片竞争已经慢慢从谁能做出最先进的一颗芯片变成谁能把很多不同能力组织成最高效的计算系统。
还有一个很值得关注的新思路：韬（τ）定律
2026年5月华为在IEEE ISCAS上正式提出了“韬（τ）定律”。
它的核心思想非常有创新性，过去半导体长期追求的是“几何缩微”，也就是不断把晶体管做得更小。
而韬定律提出，除了继续缩空间，还可以进一步缩短时间。
也就是系统性压缩信号传播和任务执行的时间常数τ。华为提出通过器件、电路、芯片到系统的多层协同优化，持续降低时延和通信成本。
其中最容易理解的一种方式就是逻辑折叠。
什么叫“逻辑折叠”？
普通芯片很多电路仍然是在平面上展开，信号需要沿着较长的线路传播。
线路越长，电阻、电容、延迟和能耗就越明显。
逻辑折叠的思路可以粗略理解成：把原来摊在平面上的电路折起来。
通过更立体的布局让原来需要绕很远的信号路径变得更短。
华为将这一思路称为从“几何缩微”进一步走向“时间缩微”，通过逻辑折叠、软硬件协同和系统互联优化，减少信号传播和任务执行时间。
这里其实可以用两个很形象的词：空间折叠和时间折叠。
空间折叠是让原来远距离的电路关系变近。
时间折叠是让同样一项工作更快完成。
它不是说“时间真的被折叠”，而是在同样的物理约束下，尽量减少等待、通信和无效路径。
这个思路本身很值得注意，因为它代表一种变化：当晶体管不能继续轻易缩小，就开始重新设计空间和时间本身的使用效率。
这已经不是单纯的制程竞争，而是系统架构竞争。
第二条路：专用AI芯片
未来AI算力也不会全部依赖通用GPU。
因为AI里面大量运算其实非常规律。
矩阵乘法，低精度计算，神经网络推理，特定注意力操作。
既然任务高度重复就可以为这些任务设计专门硬件。
所以，TPU，NPU 等，各种推理芯片会越来越多。
它们未必在所有任务上都比GPU强。
但可能做到同样一度电完成更多AI工作。
因为未来AI真正稀缺的可能不只是芯片。
而是电力，散热，机房空间。
所以评价一块AI芯片也不能只看峰值算力有多高。
还要看每瓦电产生多少有效智能。
第三条路：少搬数据
现代芯片真正耗电的地方并不全部来自计算本身。
大量能耗来自把数据从内存搬到计算单元，再搬回来。
芯片之间搬 服务器之间搬，数据中心之间搬。
所以未来很多新架构其实都在解决一个问题：能不能让数据少走一点路？
存算一体
传统计算机数据主要存放在内存。
需要计算时，搬到处理器。
算完再放回去。
存算一体则希望：数据在哪里就尽量就在那里完成一部分计算，减少搬运。
对AI这种需要处理海量矩阵数据的任务来说这条路线很有吸引力。
但真正做到大规模、稳定、通用，仍然有不少工程问题。
模拟计算
数字计算追求：0就是0，1就是1，每一步都非常精确。
但AI很多任务本身就是概率性的，不一定每一步都需要极高精度。
于是模拟计算重新受到关注。
它试图直接利用电压，电流 器件物理特性完成某些计算。
理论上某些场景下可以大幅降低能耗。
但它同样不意味着未来所有电脑都会变成模拟计算机。
更可能的是它会成为某些特定AI任务的加速器。
光计算
还有一条更有未来感的路线：利用光。
光非常适合高速传输，并行处理，矩阵运算。
而且在某些场景下能耗潜力很低。
所以光互联，光计算越来越受到关注。
但现实是光计算今天距离全面替代GPU仍然很远。
它更可能先进入高速互联，特定矩阵计算，专用加速，而不是突然出现一颗“光芯片”，把整个半导体产业推倒重来。
那量子计算呢？
量子计算确实可能成为未来非常重要的一种计算方式。
它利用量子叠加和纠缠等物理性质，对某些特定问题，理论上可能拥有传统计算机难以达到的优势。
例如量子系统模拟，部分组合优化，特定数学问题，材料和药物研究，甚至某些密码学问题。
量子计算不是“下一代通用GPU”
今天的大模型训练需要极其庞大的矩阵运算，内存，数据通信，稳定性。
而现阶段量子计算仍然面临量子比特规模，纠错，噪声，稳定性，算法适用范围，工程成本等大量问题。
量子计算如何真正帮助AI目前仍然是一个正在探索的问题。
未来它可能在某些AI子任务上非常强。
例如：优化，采样，科学计算，材料模拟，甚至帮助发现新的AI算法。
但目前更合理的判断是：量子计算可能成为AI工具箱里的一种特殊工具。
而不是“摩尔定律结束以后，直接换成量子芯片”。
真正决定AI算力未来的也不只是芯片
如果一个模型过去需要100份算力。
通过更好的架构现在只需要30份。
从实际效果看我们也“获得”了额外算力。
这就是为什么：MoE，低精度训练，稀疏计算，蒸馏，缓存，更高效的注意力，小模型路由，推理时动态计算都越来越重要。
它们本质上都在做的是，不是让机器更强，而是让机器少做无用功。
所以未来算力增长一部分来自硬件进步，另一部分则来自算法节约。
甚至“算力”本身都可能需要重新定义
过去我们很喜欢看多少FLOPS，多少TOPS，多少参数，多少GPU。
但真正决定AI能力的可能越来越是：同样一度电完成多少有效任务。
同样一台服务器支持多少真实用户。
同样一个模型解决复杂问题需要多少推理时间。
同样的芯片因为封装、通信和算法不同，最终发挥出来的能力可能完全不同。
所以未来算力竞争会越来越从“谁拥有最大的数字。”，变成“谁把整个系统组织得最好。”
写在最后
如果有一天晶体管真的不能继续明显缩小，AI不会因此停止进化，但进步会变得越来越困难。
过去我们主要依赖把晶体管做得更小。
未来可能要同时做：把芯片拼得更好，把电路折得更短，把数据搬得更少，把网络做得更快，把算法做得更省，把模型调度得更聪明。
甚至在某些特殊问题上引入光计算，模拟计算，量子计算。
所以摩尔定律放缓真正意味着的不是计算停止进步。
而是“免费算力增长”的时代正在结束。
从今以后，每一点性能提升都可能需要跨越物理，材料，工艺，架构，软件，算法，能源，这些领域共同完成。
未来AI真正的算力竞争也许会变成：谁能够把芯片、内存、封装、互联、算法、软件和电力，组织成最高效的整体。
过去摩尔定律把我们带到了今天。
未来真正推动AI继续向前的可能不再是一条定律，而是一整个系统工程。
晶体管缩小的速度会慢下来。
但人类寻找算力的办法，远远还没有用完。
知而后行，行而求知。
从手术室到机房，从临床到系统。记录一名麻醉医生关于医疗AI、医院信息化与持续成长的探索。
—— 医路智行录