在ADS软件中使用Verilog-A

第一步，编写Verilog-A代码：

如mysine.va，代码如下：

`include "disciplines.vams“

`include "constants.vams“

  module mysinev(n1,n2);

     electrical n1,n2;

     parameter real gain = 1.0, freq = 1.0;

       analog begin

         V(n2,n1) <+ gain * cos(2 * `M_PI * freq * $abstime);

         $bound_step(0.05/freq);

endendmodule