在ADS软件中使用Verilog-A第一步，编写Verilog-A代码：
如mysine.va，代码如下：
`include "disciplines.vams“
`include "constants.vams“
module mysinev(n1,n2);
electrical n1,n2;
parameter real gain = 1.0, freq = 1.0;
analog begin
V(n2,n1) <+ gain * cos(2 * `M_PI * freq * $abstime);
$bound_step(0.05/freq);
endendmodule
第二步,建立ADS工程,以ADS2013为例,建立test_va的工程, 建好后的目录结构如下:第三步,在ADS工程目录下建立veriloga目录,将mysine.va拷贝 到这个目录下:第四步,在ADS软件主窗口,新建新的符号视图,名为mysinev第五步,点击Cancel取消符号编辑,之后点击菜单File-> Design Parameters第六步，在单元参数栏中添加传递给维里洛加函数的参数，完成后 点击好的结束参数编辑：第七步,点击窗口菜单在Tools->User-Compiled Model ->Open User-Compiled Model第八步,在Symbol View页面编辑符号图形,并设置端口名称与Verilog-A 代码中的一致:
夜雨聆风
