ARTICLE · 1033534
想转行芯片制造别怕!核心工序,高中化学就能看懂
1
芯片为什么每隔几层就要“抛光”
芯片不是“画”出来的，而是一层一层“盖”出来的：几十层材料逐层叠加，每盖一层，表面就会留下沟沟坎坎。
而光刻机“对焦”的容错范围（焦深）只有几十纳米，先进制程里甚至更窄——表面只要有一点点起伏，光刻就会失焦，图案变模糊，整颗芯片可能报废。
所以在沉积、填充之后，必须先把表面“抹平”，再让光刻机上场。这道抹平工序，就是 CMP。
2
CMP 是什么？
是“化学软化 + 机械研磨”同时作用，把晶圆表面磨到纳米级平整。
但它不是简单的打磨——纯机械磨会损伤晶圆；也不是纯化学腐蚀——腐蚀无法做到全局平整。CMP 把两者结合：抛光液里的化学药剂先把表面“软化”，抛光液里的磨粒再把软化层“刮掉”，露出新表面后再次软化、再刮除……循环往复，直到整片晶圆被抹平。
就像刮胡子：先涂泡沫软化胡须，再用刀片刮掉。
3
一场“纳米级搓澡”是怎么进行的
设备可以看成三件套：抛光头——夹住晶圆并施加压力；抛光垫——垫在转动平台上，相当于“抹布”；抛光液——装着纳米磨粒和化学药剂的“洗澡水”，不断流入晶圆与抛光垫之间。
流程大致五步：装片固定 → 供给抛光液 → 旋转抛光 → 终点检测 → 清洗干燥。磨多快、磨多深，由压力和转速共同决定（工程上常用普雷斯顿方程描述：去除速率 ≈ 压力 × 相对速度）；何时停，则由光学或电流信号实时监测——磨过头，反而会把结构磨出凹陷。
4
它到底“磨”掉了什么？
CMP 磨掉的不是“灰尘”，而是多余的材料层。三大经典场景：
浅沟槽隔离（STI）：在硅片上开出沟槽、填满氧化硅后，把高出表面的部分磨平，形成晶体管之间的“隔离墙”；
铜互连（大马士革工艺）：电镀的铜会覆盖整个表面，CMP 把多余的铜磨掉，只留下沟槽里的铜线；
先进封装与 3D 集成：硅通孔（TSV）、混合键合等工艺，同样依赖 CMP 提供纳米级平整表面。
制程越先进，CMP 出场次数越多：28nm 制程约需 12~13 次，进入 10nm 及以下可达二三十次，3nm 级逻辑芯片甚至可能达到数十次。
5
三个常见误区
很多人对 CMP 有很形象的理解：给芯片打蜡抛光。 但这其实是误区。
✅误区一：CMP 就是给芯片打蜡抛光 不，它做的是减法—— 精准磨掉晶圆表面多余材料，核心目标是实现全局平坦，不是单纯把表面擦亮。
✅误区二：磨得越狠，晶圆表面就越平整 抛光压力、转盘转速、抛光液配比都需要精密控制。研磨过量会产生碟形凹陷；研磨不足，晶圆表面会残留高低台阶，直接影响后续工艺。
✅误区三：用上 EUV 光刻，就不需要 CMP 了 恰恰相反。EUV 光刻的焦深更小，对晶圆表面平整度要求严苛，越先进制程，越离不开 CMP 平坦化。
END
很多想跨行芯片的朋友看完这类知识点，常会有个困惑：零散看知识点，看得懂文字，但串联不起完整工艺流程。
碎片化自学很容易卡在各种工艺误区里，就像很多人一开始误以为 CMP 只是简单抛光。而我们的芯片入门课程，会系统串起光刻、刻蚀、薄膜沉积、CMP 全流程工艺，搭配真实工厂案例，帮你避开认知陷阱，从零搭建完整的知识框架。
不用自己零散搜集资料啃书，跟着课程循序渐进，就能搞懂芯片制造与测试核心逻辑，为转行求职打好基础。
感兴趣的同学，可以持续关注我们，后续继续拆解半导体工艺知识点，带你从零看懂芯片。
临港产业大学集成电路二院【芯片测试工程师】【芯片制造工程师】培训项目持续招生中~想零基础入行半导体、提升产线实操能力的同学，欢迎前来咨询！
【芯知拆解】芯片薄膜核心工艺 | 一次性讲清三类CVD沉积设备