200G VCSEL发展与AI扩展网络NPO的应用

基于VCSEL的多模光连结在高效能运算和数据中心环境中，已经担任短距离连接的主要角色超过20年。该技术持续提供具有吸引力的价值主张，结合了低功耗、宽温度范围的非冷却操作、卓越的可靠度，以及可扩展的制造制程，这些特性使成本结构具有竞争力。这些优势的组合使VCSEL在企业网络、储存区域网络和交换器到服务器互连的主动光纤线缆和收发器市场中占据主导地位。

图1：VCSEL世代演进，显示从1995年到2030年调变速率的进展，说明从单通道gigabit速度演进到100G和200G世代，并标注对应的IEEE标准和出版里程碑。

VCSEL效能的历史进展显示出显著的可扩展性，每个世代都建立在经过验证的磊晶结构和制造制程基础上。该技术成功地从2000年代中期的10 Gbps操作过渡到25 Gbps，然后是50 Gbps，以及最近在53到56 GBaud的100 Gbps PAM4操作，目前正在商业收发器和主动光纤线缆的量产中。下一个前沿目标是100 GBaud操作配合PAM4调变，实现每通道200 Gbps资料速率，将支援新一代的企业储存网络以及超大规模数据中心中的交换器到交换器连接。这种渐进式方法建立在经过验证的制造制程和设计原则之上，降低了开发风险，同时保持了使VCSEL成功的可靠度和成本优势。

要在多模光纤上实现可靠的200 Gbps传输，VCSEL需要满足调变频宽和噪声特性的严格规格。系统级建模和模拟工作透过分析完整的链路预算，包括发射器特性、光纤色散和衰减、接收器灵敏度以及讯号处理开销，建立了明确的效能目标。这些模拟显示，当VCSEL在-3 dB点展现超过35 GHz的小讯号调变频宽，并在相关频率范围内维持低于-152 dB/Hz的相对强度噪声时，106.25 GBaud线速率下的清晰眼图是可以达成的。

这些量化目标为元件开发提供了明确的设计目的。设计理念不是追求绝对最高速度或最低噪声作为独立指标，而是强调创建一个可靠的VCSEL，在多个参数上同时实现平衡、优化的效能。这种方法利用在100 Gbps VCSEL制造中经过验证的成熟量产磊晶生长制程和制造流程，确保200 Gbps元件能够顺利过渡到大量生产，同时维持现场部署所需的卓越可靠度和温度效能。

基本的元件架构采用氧化层孔径限制来实现电流和光子限制。这种经过验证的方法使用湿式横向氧化高铝含量层，这些层透过元件台面周围的沟槽蚀刻暴露出来。氧化制程将高铝含量层转换为氧化铝，具有低电导率和低折射率，有效地将注入电流限制在中央孔径区域，同时提供强大的光波导。多能量离子植入进一步降低与接合垫和接触金属化相关的寄生电容，这对于维持高频电气响应相当重要。

直接调变半导体激光的频宽和调变特性取决于多个相互关联的因素，必须同时优化。200 Gbps VCSEL的设计针对四个主要领域以最大化动态效能。首先，差分增益将载子密度变化与光学增益变化相关联，直接决定了可达到的最大共振频率，进而决定了最终的调变频宽。磊晶设计选择，包括量子井组成、厚度、应变和能障高度，都会影响差分增益。其次，p-n接面结构内的载子传输效率决定了注入载子到达主动区并贡献受激发射的速度，而不是在能障或接触区域中复合损失。

第三，共振腔失谐定义为法布里-珀罗共振腔共振波长与材料增益光谱峰值之间的波长偏移，显著影响临界电流及其温度相依性。适当优化这种失谐可确保在操作温度范围内临界电流稳定，这对于数据中心环境中的非冷却操作相当重要。第四，热阻决定了给定电功率耗散水平下的接面温度上升。由于几乎所有效能参数都会随温度升高而降低，因此透过分散式布拉格反射器设计和基板工程最小化热阻对于效能和可靠度都相当重要。

提高直接调变激光调变频宽的一个特别具挑战性的方面涉及减轻电气寄生效应所施加的限制。顺向偏压p-n接面的电容和串联电阻产生RC时间常数，即使本质光学响应可以支援更高频率，也可能限制电气频宽。元件设计透过多种方法系统性地解决这些寄生效应，包括优化的掺杂分布、减小的接面面积和最小化的接触电阻。这些努力使VCSEL光学调变频宽达到超过35 GHz，未来设计迭代有潜力进一步提高到45 GHz。

热管理在高速VCSEL设计中需要特别关注。更快调变所需的更高电流密度会导致更高的焦耳热，这来自于电流流动增加以及优化结构中可能更高的串联电阻。此外，通常为高频响应优化的较小元件几何形状通常表现出更高的热阻。为了应对这些挑战，200 Gbps VCSEL采用了与前几代相比专门设计为较低热阻抗的分散式布拉格反射器。这些DBR采用为热萃取优化的材料和层厚度，同时维持所需的光学反射率。这种热设计透过最小化操作期间的接面温度，直接有助于延长磨耗寿命。

对制造元件的全面特性分析确认设计优化成功达到了目标效能规格。小讯号调变响应测量采用直接晶圆探针，使用空气共面探针接触、精密网络分析仪，以及校准响应超过35 GHz的外部高速光电二极管。测量的S21频率响应在9毫安偏压电流下显示-3 dB频宽大于35 GHz，展现出平坦和阻尼的响应特性，这表明阻尼和共振频率的适当优化。

图2：在8 mA、9 mA和10 mA偏压电流下的S21调变响应，显示-3 dB频宽超过35 GHz，具有良好控制的共振阻尼，表明优化的高频效能。

静态特性为理解操作条件提供了背景。在9毫安的典型偏压点，元件提供超过3毫瓦的光功率，同时维持接近2.5伏特的操作电压。这种输出功率和电气特性的组合使系统设计效率高，具有足够的光学预算用于多模光纤传输，同时维持合理的功耗。

图3：200 Gbps PAM4 VCSEL的光-电流特性(a)和电压-电流特性(b)，显示在9 mA偏压下超过3 mW的光输出，操作电压约为2.5 V。

噪声效能对于高速光连结同样重要，因为VCSEL强度噪声对通讯系统的整体讯号噪声比有显著贡献。相对强度噪声源自各种机制引起的光功率波动，包括纵模之间的模式竞争和拍频、自发辐射耦合到激射模式，以及载子密度波动。透过精心优化共振腔设计、电流限制和热特性，200 Gbps VCSEL在106 GBaud讯号传输相关的频率范围内，于9毫安操作点实现低于-152 dB/Hz的相对强度噪声。

图4：200 Gbps PAM4 VCSEL在9 mA偏压下的相对强度噪声，显示RIN低于-152 dB/Hz，确保激光噪声不会限制整体链路效能。

虽然小讯号测量揭示了基本元件能力，但大讯号眼图测量展示了在具有模式相依效应、非线性和等化的实际操作条件下的实际传输效能。大讯号特性分析采用高效能任意波形产生器，配置为产生106.25 GBaud PAM4讯号，具有PRBS13Q伪随机位元序列、2.2 dB的消光比，以及7阶有限脉冲响应发射器等化。DC偏压和AC调变讯号透过65 GHz频宽偏压-T组合，RF探针耦合到VCSEL接合垫。来自VCSEL的光透过精密显微镜光学元件耦合到多模光纤，接收到的光波形使用200G多模数位通讯分析仪进行特性分析，采用自适应25阶前馈等化和53.1 GHz单输入响应校正滤波。

产生的眼图在三种不同的光纤配置下显示清晰的开口，确认VCSEL和光纤的组合频宽支援200 Gbps操作。测试包括2公尺标准OM4光纤、30公尺有效模态频宽为4700 MHz-公里的标准OM4光纤，以及50公尺有效模态频宽为7500 MHz-公里的Corning客制光纤。更高频宽的光纤使传输距离能够延伸到50公尺，这对于需要更长建筑物内连接的数据中心架构相当重要。PAM4子眼之间的特征偏斜反映了直接调变激光的非线性响应，而等化提供足够的高频提升以抵消符号间干扰并恢复开口良好的眼图。

图5：200 Gbps PAM4 VCSEL传输的眼图，显示(a) 9 mA偏压透过2 m OM4光纤、(b) 9 mA偏压透过30 m OM4光纤（EMB 4700 MHz-km）、以及(c) 9 mA偏压透过50 m Corning客制光纤（EMB 7500 MHz-km），证明在所有配置下都有清晰的眼图开口。

除了瞬时讯号质量外，长时间操作的链路稳定性对于数据中心部署相当重要。在50公尺OM4链路上进行9小时的连续流量测试显示出卓越的稳定性，在整个测试期间最多只有5个可校正的讯框错误，零个不可校正错误。这种效能表明稳健的操作裕度和稳定的特性，适合于要求严格的生产环境，因为链路故障会造成昂贵的服务中断。

图6：在50 m OM4光纤上测量9小时连续流量传输的编码错误率与T-max的关系，显示没有不可校正错误，证明具有前向错误校正完全控制任何瞬态错误的优异长期稳定性。

元件可靠度对于数据中心应用来说是一个关键考量，因为更换成本不仅包括元件成本，还包括人力、服务中断和潜在的系统停机时间。要达到卓越的磨耗寿命需要最小化操作期间的接面温度，这取决于电功率耗散和热阻。高速VCSEL面临来自更高电流密度的固有热挑战，这些电流密度透过增加的电流和可能更高的串联电阻贡献更高的焦耳热，再加上为高频响应优化的较小元件几何形状中更高的热阻。

200 Gbps设计中纳入的热管理策略专门解决这些挑战。分散式布拉格反射器结构采用与前几代相比更低热阻抗的设计，纳入为热萃取优化的材料和层厚度，同时维持所需的光学反射率。对封装在TO外壳中并在100摄氏度外壳温度下以恒定9毫安偏压应力测试的元件进行的初步可靠度测试提供了设计的初步验证。定期取出进行室温特性分析的元件显示出与经过验证的100 Gbps VCSEL产品中观察到的类似的渐进退化，当资料投影到60摄氏度和9毫安偏压的使用条件时。

图7：200 Gbps VCSEL在60摄氏度和9 mA偏压的预测操作条件下的归一化输出功率，蓝线表示20%功率下降的故障标准，显示与长期可靠度一致的渐进退化。

在实际收发器实现中，基板温度可以使用热电冷却器稳定在60摄氏度或更低，确保操作远在元件能力范围内，具有充足的裕度。更广泛的可靠度测试持续进行以确认加速模型并开发全面的磨耗统计资料，但初步结果与早期VCSEL世代建立的优异现场可靠度记录非常吻合。制造制程和磊晶设计直接建立在经过验证的生产流程上，已有超过1亿个50G和100G VCSEL通道部署在现场，累积超过5兆个元件服务小时，零个归因于VCSEL可靠度故障的现场退货。

虽然基于VCSEL的光学互连传统上服务于连接服务器到机架顶端交换器的短距离前端网络，但新兴的人工智能工作负载正在创造超越传统数据中心架构的新连接需求。在AI扩展网络中，处理单元透过高频宽链路（如800 Gbps）互连，使大型丛集能够作为统一的超级计算机进行训练和推理。随着这些丛集规模继续增长以满足不断增加的计算需求，铜互连的基本限制变得越来越具有限制性。

支援每SerDes通道100 Gbps的直接连接铜线缆由于包括抖动累积和来自趋肤效应和介电吸收的插入损耗等讯号损伤，面临4到5公尺的传输距离限制。下一代每通道200 Gbps的SerDes在奈奎斯特频率处将经历更高的损耗，将铜的传输距离限制在大约1到2公尺。虽然重定时器可以将传输距离延伸到大约7公尺，但会增加成本和功耗。这些距离限制将铜互连限制在单机架部署或最多两个相邻机架，严重限制了可以在单个网络跳跃内连接的处理单元数量。

光学互连从根本上改变了这个等式，在高每通道资料速率下支援50公尺及以上的传输距离。这种延伸的传输距离实现了网络分解，其中扩展交换器整合在专门为电源供应和冷却效率优化的交换器机架中，而包含处理单元的服务器机架则分别针对液体冷却、电源分配和处理器特定需求进行优化。由于光学互连支援在单个跳跃内跨8到10个服务器机架的全对全连接，可以直接互连的处理单元数量主要受交换器基数限制，而不是实体距离限制。

图8：光学网络元件的分解，显示XPU服务器和扩展交换器分离并独立优化，由具有足够传输距离以跨越多个机架的光学互连实现。

为了在AI扩展应用中成功取代铜，光学互连必须同时满足多个关键需求：卓越的能源效率以最小化功率开销、经过验证的可靠度以最大化处理单元利用率、高逃逸频宽密度以在有限的边缘连接器空间内工作，以及与主动铜解决方案相当的竞争力成本。一种新颖的基于VCSEL的近封装光学架构透过整合设计优化专门解决这些需求。

所提出的NPO引擎将四个8通道VCSEL阵列及其对应的驱动集成电路、四个8通道光电二极管阵列及其跨阻放大器集成电路，以及一个微控制器单元整合到一个紧凑的19毫米×19毫米自包含封装中。每个通道支援100 Gbps到128 Gbps之间的资料速率，提供3.2 Terabit每秒到4.1 Terabit每秒的总频宽。支援这些资料速率需要奈奎斯特频宽超过32 GHz的光学元件。100 Gbps VCSEL的测试显示，即使在75摄氏度的升高基板温度下，-3 dB频宽也超过32 GHz，确认了在密集封装中高温操作的充足裕度。

图9：3.2T VCSEL NPO引擎概念，显示19 mm × 19 mm封装尺寸，整合了VCSEL阵列、光电二极管阵列、驱动器和TIA IC以及微控制器于紧凑组件中，适合放置在处理单元附近。

图10：100G VCSEL在75摄氏度基板温度下的S21频率响应，显示-3 dB频宽超过32 GHz，验证了在热要求严格的近封装环境中操作的效能裕度。

发射和接收功能可以根据特定应用需求分别封装为单独的引擎或组合在一起。VCSEL和光电二极管阵列打线接合到引擎基板上，光透过具成本效益的塑胶透镜阵列垂直耦合到多模光纤。这种垂直耦合方法与边缘耦合方案相比简化了组装，降低了制造成本，同时维持足够的耦合效率。

能源效率可能是基于VCSEL的近封装光学最具吸引力的优势。透过利用基于CMOS的VCSEL驱动器和跨阻放大器，包括VCSEL本身在内的总功率效率达到约1 pJ/bit。这转换为每个NPO元件低于4瓦，远比通常消耗5到10 pJ/bit的硅基光电子光学互连更有效率。VCSEL方法的优越效率源于多个因素，包括VCSEL在室温下操作而无需热稳定的本质低临界电流和高壁插效率，加上CMOS电子元件相比于馈入硅调变器所需的分散式反馈激光更高电流的较低驱动功率需求。

18个NPO引擎以3×6配置的阵列占据约120毫米宽×60毫米深，在每通道128 Gbps下支援高达73.7 Terabit每秒的总逃逸频宽。这种配置提供超过0.6 Terabit每毫米边缘连接器宽度的逃逸频宽密度，这对于接近或超过50 Terabit每秒总频宽的处理器相当重要。光纤可路由至前面板或背板，并在服务器内或光纤转换盒中实施额外的Shuffling以提供连接灵活性。

图11：18个NPO引擎阵列排列在约120 mm × 60 mm区域上，在每通道128 Gbps下支援73.7 Tbps总频宽，显示在主机PCB上靠近XPU基板的放置位置，VCSEL光学引擎提供高密度逃逸频宽。

处理器SerDes和NPO之间的电气通道特性值得特别关注，因为直接影响系统效能和可行性。随着18个引擎排列在处理器旁边，最长的电气走线从SerDes延伸到最远引擎约65毫米。使用低损耗PCB材料，这条路径在106 Gbps时表现出约7 dB的凸点到凸点插入损耗，而最近的引擎仅经历约2 dB的损耗，走线长度为15毫米。这与容纳8到16 dB插入损耗的基于IEEE标准的光学模块相比非常有利，对SerDes等化的要求降低，并可能实现更高的资料速率。

图12：电气插入损耗模型，显示从XPU透过基板、BGA、主机PCB走线、连接器和NPO基板到驱动器或TIA IC的讯号路径，详细的损耗预算显示最长走线在106 Gbps时总损耗为6.6 dB，在128 Gbps时为7.3 dB。

成本考量强烈支持NPO方法，原因有几个。数位讯号处理集成电路在PAM4收发器中占主要成本，但插入损耗低的短NPO链路消除了DSP需求。紧凑的form factor与标准可插拔式相比降低了材料成本。一维阵列的透镜设计与二维配置相比简化了制造。在量产时，每gigabit的成本接近主动铜，同时提供远优越的传输距离和频宽密度。效能、效率、可靠度和成本的这种组合，使基于VCSEL的近封装光学成为扩展到数千个互连处理单元的下一代AI基础设施的技术选项。

NOTICE