文件模板3 - xxx问题跟踪与分析报告

前言

复杂短时间无法澄清或Critical的问题通过此模板来追踪分析问题，避免信息过于碎片化，不便于查阅和讨论。

相对简单的问题可直接通过JIRA系统管理。详细的问题分析报告积累形成宝贵的经验库。

1. 背景

说明事情的前因后果，以及交代一些背景内容让相关同事快速了解来龙去脉

Vcore电压阈值受到多个因素影响，如：温度、主频、功耗、corner、ECC等，需要找出这些因素之间的关联，从而更好地确定Vcore工作电压范围。

2. 问题描述

描述问题的具体现象和触发条件以及期望结果，可提供详细的数据和波形

现象描述：在不同条件下，Vcore工作电压范围会发生变化，Vcore低于一定阈值会导致系统触发Hardfault或PDR复位。

期望结果：Vcore工作电压在Spec范围内，芯片可以正常工作。

严重等级：按照Low/High/Critical分严重等级，并给出对应用或其它层面的影响评估。

3. 实验分析

做了哪些实验，记录步骤/数据/波形，给出自己的合理分析。如果数据图片过多可以表格的方式更直观

20250802 xxx实验

整理总结性数据和分析，同时保存原始数据。

20250702 xxx实验

记录每次实验日期和详细步骤。

20250602 xxx实验

数据过多可插入附件。

4. 根本原因

问题的根本原因，芯片设计、板子硬件或软件缺陷引起

芯片设计缺陷。当DIR=1(递减计数)时，接收到trigger会把DIR方向清除，导致此时计数变成递增计数，计数异常。

5. 解决方案

给出解决方案，是否要做ECO或workaround即可解决，并且给出详细步骤

6. 其它信息

需要额外提供的关键信息，比如竞品的参照行为、性能指标和行业标准

可列出竞品或一些行业标准的参考信息，便于对照。

7. 总结

反思为何会出现此问题，pre-silicon没有发现的原因，后续如何避免此类问题再次发生

FPGA验证阶段没有发现问题的原因：

1. 触发异常需要同时满足多个条件，组合情况非常多，难以穷举组合的方式验证各种情况，导致覆盖率遗漏：

改善措施：实现自动化验证平台，尽可能测试多种组合。

2. 收敛同步功能需要结合真实的PLC EtherCAT主站+多个从站才是一个完整的真实应用场景测试。

改善措施：早期尽可能多地进行一些重要的应用场景测试，把各种实际的组合用起来。

8. 更新记录

可让其它同事快速查看更新内容，比如实验分析更新增加了哪些实验及其结果

如果文章对你有帮助的话麻烦三连，感谢！

本文首发于公众号【Equilibria】，欢迎关注获取最新文章和独家内容。