随着人工智能技术加快进入芯片设计与制造环节，EDA领域的关注重点正在发生变化：从“单个AI工具能做什么”，转向“多个专业智能体如何协同完成复杂工程任务”。

美国半导体行业媒体Semiconductor Engineering近日刊文指出，芯片设计中的AI智能体正由单点辅助走向多智能体协作。面向设计优化、布局布线、验证、调试以及制造异常分析等任务，专业化智能体、小型语言模型与统一编排机制的重要性持续上升。与此同时，跨工具集成、权限控制、结果可信度以及工程师参与，正在成为决定其能否规模化落地的关键因素。

从“一个模型包打天下”转向专业化协同

芯片研发天然具有高度分工特点。功耗、性能、面积（PPA）之间相互制约，一个环节的优化往往会给其他环节带来新的约束。例如，降低功耗可能需要引入时钟门控，但同时可能增加芯片面积，这就需要不同专业团队持续权衡。

AI智能体正在复刻并部分自动化这种协作模式。Synopsys等企业已从面向单一工具配置智能体，转向探索多智能体工作流；Cadence则提出由“超级智能体”统一调度不同能力模块。其核心并非让一个大型模型承担全部任务，而是由多个具备明确边界和专业能力的智能体分工执行，再通过上层系统完成任务拆解、协调和结果汇总。

这也使小型语言模型（SLM）的价值进一步显现。对于检索增强生成、特定设计任务和封闭数据环境，规模更小、领域更聚焦的模型往往具有更高效率，也更便于利用企业内部数据进行定向训练。

打通“设计孤岛”，关键在于编排与接口

真正的难点并不只是模型能力，而在于如何让不同工具、数据和流程顺畅衔接。

当前芯片开发长期依赖各类独立EDA平台，不同工具之间存在数据格式、接口和工作流差异。随着智能体进入工程流程，原本面向工程师设计的图形界面和操作方式，也需要转向更加模块化、可调用的能力接口。

文章提到，MCP（模型上下文协议）等机制正在受到关注。通过将EDA功能封装为标准化接口，智能体可以依据目标自动调用仿真、综合、验证等能力，将过去依赖人工操作的流程转化为可组合、可编排的“技能”。这意味着未来EDA竞争不仅体现在单一工具性能上，也将越来越体现在跨工具、跨领域的协同能力上。

“跨孤岛”并不意味着无限授权

多智能体系统能够跨越设计、验证、制造乃至产品生命周期管理等数据边界，但权限扩大也带来新的风险。

芯片设计和制造强调可重复、可预测和高可信。尤其在先进工艺节点，任何错误都可能造成巨额损失。因此，智能体在访问数据、调用工具、修改设计时，需要设置严格的权限边界和“护栏”，确保只有在获得授权的情况下才能跨越不同数据域。

与此同时，“人在回路”仍是当前技术路径中的重要环节。多家受访企业认为，工程师不仅需要验证AI输出，还要判断不同智能体之间如何分工、何时介入以及如何处理跨领域权衡。AI的现实价值，更接近于放大工程师能力、补充经验不足，而非简单替代专业人员。

芯片研发正在进入“智能体组织”阶段

从发展趋势看，AI在芯片行业的应用正在从工具智能化迈向流程智能化。未来，一个复杂芯片项目可能由多个专业智能体分别负责架构、验证、性能优化、调试和制造分析，再由统一编排层协调运行。

这种变化意味着，EDA体系的竞争边界正在扩大：模型能力固然重要，数据质量、接口标准、工作流编排、权限控制以及人机协同能力同样不可或缺。

当AI智能体真正能够跨越芯片设计“孤岛”，芯片研发效率有望得到进一步提升，但其前提仍然是可控、可信、可验证。对于高度复杂、容错成本极高的半导体工程而言，“智能化”最终要落实到工程结果的可靠性上。

参考信息来源：Semiconductor Engineering：《When AI Agents Cross Chip Design Silos》，Ed Sperling，2026年9月24日。

免责声明：本公众号目前所载内容为本公众号原创、网络转载或根据非密公开性信息资料编辑整理，相关内容仅供参考及学习交流使用。所载内容观点不代表本公众号观点，仅供参考。由于部分文字、图片等来源于互联网，无法核实真实出处，如涉及相关争议，请跟我们联系。我们致力于保护作者知识产权或作品版权，本公众号所载内容的知识产权或作品版权归原作者所有。本公众号拥有对此声明的最终解释权。