开芯院 RISC-V AME AI 加速器 IP 亮相 2026 欧洲 RISC-V 峰会

6 月 8 日至 12 日，2026 RISC-V 欧洲峰会在意大利博洛尼亚 Palazzo dei Congressi 举办。

北京开源芯片研究院携同中国科学院计算研究所现场展示了支持RISC-V AME 指令集草案的 AI 加速器 IP 原型，并现场进行 Qwen3 模型的互动演示，向全球 RISC-V 领域从业者展示了开芯院在RISC-V AI 指令集、智能加速核研发方向的最新技术成果，助力开源 RISC-V 人工智能生态持续发展。

面向 RISC-V AI 的完整AME IP 方案：集成 AI 控制核、向量核与矩阵核

开芯院团队研制了一套原型 AI 加速器 IP，该IP支持AME 指令集草案，采用多核可配置架构，集成了 AI 控制核、AME矩阵核与向量核等，构成“控制+矩阵+向量”的全功能 AI 加速方案：

• AI 控制核：负责整体任务调度与数据流控制，协同AME矩阵核与向量核高效运转。
• AME矩阵核：单核算力不低于 16 TFlops，支持MXFP4、NVFP4、 FP8、MXFP8、INT8、FP16、BF16等多种精度。
• 向量核：计算宽度 1024 位，支持 RISC-V Vector 扩展（RVV）及部分特殊功能单元（SFU）指令，为 AI 算子提供灵活的向量并行能力。

原型验证设备现场互动演示：Qwen3-0.6B 模型推理

本次峰会现场重点演示了搭载 AME IP的原型设备，团队在原型上成功运行Qwen3-0.6B 模型，观众可现场上手操作，体验对话交互与实时推理效果。

开源共建：诚邀社区参与 RISC-V AME 生态建设

为加速 RISC-V AI 生态的构建与成熟，开芯院将于近期开源 RISC-V AME 的模拟器（gem5）及编译工具链。我们诚邀全球开发者、学术机构和产业伙伴共同参与指令集设计的优化迭代，携手推动 RISC-V 在高性能 AI 计算领域的技术突破与产业化落地。