夜雨聆风
要追踪必读论文，首先关注数字IC领域的顶级学术会议与期刊。
顶级会议：ISSCC（国际固态电路会议，有“芯片奥林匹克”之称）、VLSI（超大规模集成电路研讨会）、CICC（定制集成电路会议）、DAC（设计自动化会议）等。
顶级期刊：IEEE Journal of Solid-State Circuits (JSSC) 是公认的旗舰期刊。此外，IEEE Transactions on Very Large Scale Integration (TVLSI) Systems、IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD) 等也极具影响力。
一、数字CMOS基础电路（JSSC顶刊，数字电路根基）
High-speed compact circuits with CMOS
作者：R. H. Krambeck, C. M. Lee, H.-F. S. Law
期刊：IEEE Journal of Solid-State Circuits (JSSC), 1982, Vol.17, No.3
核心：静态CMOS标准单元奠基论文，系统分析CMOS上拉/下拉拓扑、功耗机理、管宽配比，所有数字标准单元设计理论源头
必读定位：数字入门必看，理解为什么标准单元是互补CMOS结构
NORA–A Race free Dynamic CMOS Technique for Pipelined Logic Structures
作者：Goncalves, H.J.DeMan
期刊：JSSC, 1983, Vol.SC-18, No.3
核心：动态多米诺流水线防竞争鼻祖，解决动态CMOS流水线毛刺、竞争冒险问题，高速加法器/运算单元经典方案
Design-Performance Trade-Offs in CMOS-Domino Logic
作者：V. G. Oklobdzija, R. K. Montoye
期刊：JSSC, 1986, Vol.SC-21, No.2
核心：多米诺逻辑速度、功耗、噪声容限量化折中分析，高速运算单元选型依据
Logical Effort: Designing for Speed on the Back of an Envelope
作者：I. Sutherland, R. F. Sproull, D. Harris
会议：IEEE Advanced Research in VLSI (ARVLSI), 1991
核心：逻辑努力理论开山之作，门尺寸最优计算、路径延时优化通用公式，时序优化核心理论
二、静态时序分析 STA（数字后端核心，TCAD顶刊）
Static Timing Analysis Including Cross-Coupled Capacitance Effects
作者：J. K. Ousterhout
会议：DAC, 1985
核心：STA概念正式确立论文，最早提出基于路径遍历的静态时序算法，PrimeTime底层算法源头
（此篇无公开资源）
Statistical Timing for Parametric Yield Prediction of Digital Integrated Circuits
作者：J. Jess, et al.
期刊：IEEE TCAD, 2003
核心：SSTA统计时序奠基，应对工艺偏差、电压温度波动，先进制程良率分析基础算法
三、逻辑综合 EDA（RTL→门级网表，TCAD顶会）
Boolean Matching for Logic Synthesis
作者：R. K. Brayton, et al.
期刊：IEEE TCAD, 1987
核心：伯克利ABC综合工具理论基础，布尔匹配、工艺映射经典算法，逻辑综合奠基人Brayton代表作
Multilevel Logic Minimization Using Implicit Don’t Cares
作者：H. Savoj, R. K. Brayton
期刊：IEEE TCAD, 1991
核心：多级逻辑化简、无关项优化理论，Synopsys Design Compiler核心优化算法源头
四、后端布局布线 P&R
mPL6: Enhancement Multilevel Mixed-Size Placement with Congestion Control
作者：T. F. Chan, J. Cong, et al.
收录：Modern Circuit Placement, 2007（IEEE布局算法标杆）
核心：多级布局算法工业标杆，ICC2、Innovus布局引擎底层算法，拥塞感知布局鼻祖
Uniform-phase uniform-amplitude resonant-load global clock distributions
作者：S. Chan, K. Shepard, P. Restle
期刊：JSSC, 2005, Vol.40, No.1
核心：高频全局谐振时钟树，超大规模CPU低偏斜时钟分发方案
五、处理器微架构
（RISC/流水线/超标量，IEEE Micro/TC）
The Microarchitecture of Superscalar Processors
作者：James E. Smith, Gurindar S. Sohi
期刊：Proceedings of the IEEE,1995
核心：超标量处理器领域里程碑综述，系统梳理超标量架构全流程
Pipeline-Stage–Resolved Timing Characterization of FPGA and ASIC Implementations of a RISC-V Processor
作者：Mostafa Darvishi
期刊：IEEE TVLSI, 2025
核心：RISC-V五级流水线ASIC/FPGA时序对比拆解，当下开源处理器时序优化必读前沿文献
六、功能验证 & 形式化验证
（UVM/等价性检查/模型检测）
Symbolic Model Checking: 10^20 States and Beyond
作者：J. R. Burch, et al.
会议：DAC, 1990
核心：符号模型检测奠基，形式化验证行业里程碑，Cadence Conformal等价检查理论基础
Transaction-Level Modeling: An Overview
作者：L. Cai, D. Gajski
会议：CODES+ISSS, 2003（IEEE体系）
核心：TLM事务级建模标准定义，SystemC高速仿真、软硬件协同验证必读综述
七、低功耗数字设计（动态功耗/漏电功耗，JSSC）
Low-Power CMOS Digital Design
作者：A. Chandrakasan, R. W. Brodersen
期刊：JSSC, 1992
核心：数字低功耗经典开山论文，门控时钟、电压缩放、频率缩放、总线编码全体系功耗分析框架
八、异步电路设计（无时钟电路，ASYNC顶会）
Inverting Martin Synthesis for Verification
作者：Stephen Longfield, Rajit Manohar
会议：IEEE ASYNC Symposium, 2013
核心：异步流水线Martin综合算法反向验证方法，异步电路形式化验证标杆论文
九、先进制程与工艺缩放综述（宏观行业认知）
CMOS scaling for high performance and low power - the next ten years
作者：B. Davari et al.
期刊：Proceedings of the IEEE, 1995
核心：摩尔定律缩放路线图经典预判，数字电路工艺演进顶层认知必读
前文中的论文pdf
可扫码免费领取👆
