ARTICLE · 1056510
【工艺岗面试真题解析】半导体物理与器件基础
点上面“纳米芯”关注，点击星标🌟不迷路
聚焦芯片前沿，洞察产业脉搏！赋能从业者，洞见“芯”未来
考点方向：PN 结的形成与耐压设计 · MOSFET 阈值电压的工艺调节 · GaN HEMT 器件制备全流程
出处规范：📌牛客网面经 / 📌官方JD反推 / 📌EETOP·与非网 / 📌行业通用考点 / 📌公开文档，逐题标注、可追溯
【考察点】能不能从「载流子扩散 → 复合 → 留下离子化杂质 → 自建电场 → 达到平衡」这条因果链讲出物理过程，而不是背两个公式。这是器件类岗位的第一道门槛题。
【出处】📌行业通用考点（多来源共识，无单一出处）——PN 结能带图与耗尽区机理是 PE / PIE / PDE 三类岗位公认的高频基础题，通常还会接着追问正偏/反偏的载流子行为与击穿机理
辅证：📌公开文档 · CSDN《半导体工程师面试指南：PE/PIE/PDE 岗位面试题库》§2.1「PN结与能带图」，原文写作「面试必考第一题：画出一个 PN 结的能带图，标注费米能级位置，并解释正偏和反偏时的载流子行为」，并给出内建电势与耗尽层宽度公式、追问穿通效应与雪崩击穿的区别
来源：https://blog.csdn.net/yeflashzhihui/article/details/162591730（2026-09-22 实访核验）
辅证：📌公开文档 · CompoundLearn《Semiconductor Devices Interview Prep》——其问答条目给出「扩散 → 复合留下离子化杂质 → 自建电场抵消扩散 → 达平衡」的耗尽层形成链，并明确 W = √(2ε·Vbi·(NA+ND)/(q·NA·ND)) 与雪崩/齐纳两类击穿
链接：https://www.compoundlearn.ai/topics/semiconductor-devices（2026-09-22 实访核验）
【满分答题框架】
一、形成过程（四步因果链，这是拉开差距的地方）
1. P 区多子为空穴、N 区多子为电子，界面两侧存在浓度梯度 → 载流子相互扩散
2. 界面附近电子与空穴相遇复合，留下不能移动的离子化杂质（P 侧带负电、N 侧带正电）→ 形成耗尽层（空间电荷区）
3. 这些固定电荷建立自建电场，方向由 N 指向 P，阻止多子继续扩散
4. 电场驱动的漂移电流与浓度梯度驱动的扩散电流方向相反，二者大小相等 → 达到动态平衡，净电流为零
二、内建电势
· 掺杂越重、本征载流子浓度 ni 越小（即禁带越宽），Vbi 越大
· 工程含义：GaN、SiC 的 Vbi 明显高于 Si（禁带更宽），这正是宽禁带器件开启电压高、高温漏电小的物理来源之一
三、耗尽层宽度
· 反偏电压 Vr 越大 → W 越宽（这正是靠反偏实现电压隔离的基础）
· 掺杂越重 → W 越窄
· 关键直觉：轻掺杂一侧承担了绝大部分耗尽层宽度。所以耐压器件的做法是在重掺杂之间夹一层轻掺杂漂移区——让电压全部落在轻掺杂区里，这就是功率器件结构设计的起点
四、正偏与反偏
· 正偏：外加电场削弱自建电场 → 势垒降低 → 扩散电流指数上升，遵循肖克利方程 I = Is · (e^(qV/nkT) − 1)
· 反偏：势垒加高 → 只剩很小的漂移饱和电流
· 击穿两类（高频追问）：
— 雪崩击穿：强电场下碰撞电离，载流子倍增；正温度系数（温度升高击穿电压升高）
— 齐纳击穿：强电场下直接隧穿，负温度系数
【易错点】
1. 只说"P 和 N 接触就形成耗尽层"，讲不出"扩散→复合→离子化杂质→自建电场"的因果链。面试官立刻能判断你是背的还是懂的。
2. 混淆雪崩击穿与齐纳击穿，尤其答不出两者温度系数相反这一条。
3. 忘记 kT/q ≈ 26mV：室温下理想二极管每 60mV 电流变化一个数量级。这个 60mV 与 MOSFET 亚阈值摆幅的 60mV/dec 玻尔兹曼极限同源，能主动点出这层联系是明显加分项。
【对应课程】
✅ 系列2 半导体材料基础模块 ——《半导体材料结构与分类》
✅ 系列1 大师讲堂 ——《宽禁带半导体氮化镓材料》
✅ 系列3 ——《功率器件背景》（把 PN 结与耐压设计连起来）
【考察点】器件参数与工艺参数的联动能力。这是"真懂工艺的器件人"和"只会背公式的人"的分水岭，也是 PE 岗最常用来判断你有没有工艺感的题。
【出处】📌行业通用考点（多来源共识，无单一出处）——Vth 公式推导与"Vt 到底怎么调"是 PDE / PIE 岗的高频追问
辅证：📌公开文档 · CSDN《半导体工程师面试指南：PE/PIE/PDE 岗位面试题库》§2.2「MOSFET阈值电压」，原文列明 Vth = Vfb + 2φf + (√(4ε·q·Na·φf))/Cox 为必考推导，并追问短沟道效应如何影响 Vth、DIBL 的物理机制、如何用 Halo（口袋）注入抑制
来源：https://blog.csdn.net/yeflashzhihui/article/details/162591730（2026-09-22 实访核验）
辅证：📌公开文档 · CompoundLearn《Semiconductor Devices Interview Prep》——Vt 影响因子（平带电压、体掺杂、栅氧电容 Cox、衬底偏压）与"同一工艺平台按器件档位分配多档 Vt"的工程做法
链接：https://www.compoundlearn.ai/topics/semiconductor-devices（2026-09-22 实访核验）
【满分答题框架】
一、公式与每一项的物理含义
· Vfb（平带电压）：由栅材料与衬底的功函数差、栅氧中的固定电荷决定
· 2φf：达到强反型所需的表面势（约为费米势的两倍）
· 第三项：耗尽层电荷项，与衬底掺杂 Na 成正比、与栅氧电容 Cox 成反比
二、三个工艺旋钮（本题的核心，必须落到具体工序）
三、体效应（Body Effect）
衬底加偏压 Vsb 会抬高阈值：
→ 这是电路设计里"串联堆叠的晶体管 Vth 会变高"的物理原因。
四、短沟道效应与抑制
· 沟道变短后，漏端电场穿透进沟道，源端势垒被拉低 → DIBL（漏致势垒降低），Vth 随 Vds 增大而下降
· 抑制手段：halo / pocket 注入（在源漏附近做局部重掺杂，挡住电场穿透）、LDD 轻掺杂漏、超浅结、以及结构层面的 FinFET / GAA
五、工程落点：multi-Vt
同一颗芯片通常要做多档 Vt —— 低 Vt 走速度、高 Vt 走低漏电，靠不同沟道注入配方在同一流程上实现。这就是"同一个工艺平台能产出多种器件"的典型做法。
六、另一套逻辑：GaN HEMT 的阈值电压
GaN HEMT 没有阱注入、也没有栅氧，它的 Vth 由 AlGaN 势垒层的 Al 组分与厚度、以及栅下 p-GaN 帽层的掺杂共同决定——靠极化工程而不是掺杂工程来调。同一个"阈值电压"，在两代材料里是两套完全不同的调节手段，这也是宽禁带器件常被追问的对比点。
【易错点】
1. 只背公式，说不出每一项对应"哪个工序、哪个参数"。这是最致命的失分方式。
2. 把 Vth 与"栅压 Vg"混为一谈。
3. 答短沟道效应时只讲现象，答不出 DIBL 机理和 halo 注入这个对策。
4. 忽略高 k 介质存在的意义——在物理厚度不缩小的前提下提高 Cox，从而既压住漏电又保住 Vth 控制力。答出这一点明显加分。
【对应课程】
✅ 系列2 离子注入模块 ——《离子注入工艺》
✅ 系列2 扩散/注入模块 ——《热氧化技术》
✅ 系列2 镀膜模块 ——《原子层沉积(ALD)工艺》（高 k 栅介质）
✅ 系列3 ——《GaN材料及 HEMT基础》（阈值电压调控的另一套逻辑）
【考察点】器件制备全流程的串联能力，以及对"工艺为什么这么做"的理解。这题直接对应系列3 的课程主线（材料 → 版图 → 器件制备 → 表征），也是器件岗与科研岗面试的常见问法。
【出处】📌公开文档 · 《Hydrogen-passivated AlGaN/GaN HEMTs: fabrication and electrical characterization under-proton irradiation》（Results in Physics，ScienceDirect）——制备流程（Experimental procedure）章节给出的实际工艺参数：台面隔离用 ICP + Cl₂/Ar（100 / 10 sccm）、TMAH 溶液 70 ℃ / 4 min 表面处理、PECVD 沉积 20 nm Si₃N₄ 钝化、Si/Ti/Al/Ni/Au 欧姆金属叠层、RTP 900 ℃ / 50 s（N₂ 气氛）退火、Ni/Au 栅金属
来源：https://www.sciencedirect.com/science/article/abs/pii/S2211379726000033（2026-09-22 实访核验）
【满分答题框架】
一、先给主线（八步，先立骨架再展开）
二、逐步说清"为什么"
三、补上物理内核：2DEG 到底怎么来的
· 2DEG 不是掺杂产生的，而是 AlGaN/GaN 界面的自发极化 + 压电极化效应诱导出的电荷在势阱中积累而成；面密度由势垒层的 Al 组分与厚度（即极化强度）决定
· 电子与电离杂质在空间上是分离的 → 杂质散射极弱 → 迁移率显著高于体硅 MOSFET 的沟道，这正是它叫"高电子迁移率晶体管"的原因
· 这解释了一个关键现象：GaN HEMT 天然是常通型（D-mode）——零栅压时 2DEG 就已存在。要做安全可用的常断型（E-mode），就得在势垒上再长 p-GaN 帽层，用 p 型层把栅下 2DEG 耗尽
四、工程取舍：硅衬底为什么成为主流
Si(111) 衬底成本低、与现有硅基产线兼容，是 650V 级商用器件的主流选择；代价是 Si 与 GaN 之间存在较大的晶格失配与热膨胀系数差，需要靠 AlN / AlGaN 缓冲层来管理应力与位错。高功率高频射频器件则多用 SiC 衬底（热导率更高），蓝宝石常见于 LED。
【易错点】
1. 把 2DEG 说成"掺杂出来的"。这是本题最核心的失分点——它是极化诱导的。
2. 说不清台面隔离刻蚀为什么必须够深（要真正切断 2DEG 通路），也容易漏掉"台面图形是先由光刻定义的"这一步。
3. 把欧姆接触退火理解成"把金属焊上去"。它不是简单附着，而是通过高温让金属与势垒层反应、穿透到 2DEG 形成接触。
4. 分不清 D-mode 与 E-mode，也说不清 p-GaN 帽层的作用；更答不出钝化层缺失会导致电流崩塌（表面态俘获电荷使导通电阻升高）。
【对应课程】
✅ 系列3 半导体器件制备 ——《GaN材料及 HEMT基础》《版图设计》《GaN HEMT器件制备与表征》《功率器件背景》
✅ 系列2 刻蚀模块 ——《ICP刻蚀设备的操作》（台面隔离刻蚀）
✅ 系列2 镀膜模块 ——《PECVD 设备的操作》《磁控溅射设备的操作》（钝化层与金属层）
✅ 系列2 光刻模块 ——《光刻工艺概述》（台面与开孔图形定义）
✅ 线下进阶课 Day3 —— 实操一 FHR 磁控溅射整机实操｜实操二 剥离（Lift-off）工艺专项实训
免费领（回复关键词即可）
· 回复「120问」→ 领取《大厂半导体工艺面试 120 问（真题+模拟题）》完整版
· 回复「岗位表」→ 领取本期完整岗位表（含投递链接）
· 回复「试听」→ 领取旗舰课试听
以上资料均由企微老师一对一发送，扫码添加后领取 ↓
长按或扫码加「毕老师」企业微信，拉你进半导体工艺求职群