硬件护城河被撕开:让 AI 自己改 Bug、走线铺铜、零报错导出 KiCad 工程

软件工程师被 AI “卷”得焦头烂额的时候，搞硬件的朋友往往还在一旁气定神闲：

“写代码有大模型，画原理图、元器件选型、走线铺铜，AI 能行吗？稍微差个线宽、串个信号，板子打样回来就是一块废铁。”

但这个曾被视为“纯人工护城河”的领域，今天凌晨被撕开了一道口子。

硬件自动化工具 HeyPCB 正式上线了基于 MCP（Model Context Protocol，模型上下文协议）的接入方案。一句话概括：现在的 AI Agent（比如 Claude Code、Cursor），不仅能帮你写硬件固件代码，还能直接替你设计原理图、排布元器件、完成 PCB 自动布线、做规则校验（DRC），甚至顺手把 3D 打印外壳都建好。

硬件的“一句话 Prompt 时代”，可能比想象中来得更快。

一次让人倒吸凉气的实操

先别急着下结论说这是“噱头”，看看 HeyPCB 官方放出的测试全过程。

这次测试的对象是最近在程序员圈里极其硬核的终端命令行工具 Claude Code。目标任务并不是点亮一个简单的 LED，而是一块包含 145 个元器件的双层开发板——主控采用 ESP32，板载 64 颗点阵 RGB LED。

整个过程最震撼的不是“AI 生成了一张板子”，而是它展现出了极具人类工程师思维的“自检与迭代能力”：

1. 第一次布局，AI 自己觉得“不顺眼”HeyPCB 快速生成了第一版电路和走线，但布局很不理想：64 颗 LED 没有对齐成规整的矩阵网格，ESP32 模块还突兀地横在屏幕正中间。换作普通工具，到这里就卡死了。但接入了 MCP 的 Claude Code 能够直接“审查”当前工程状态。它立刻向 HeyPCB 发送了修改指令：把 64 颗 LED 严格对齐到 8mm 间距的标准网格上，把周边的阻容支持器件全部移到底层（背面），然后重新布线。

2. 遇到布线死局，它自己找出了 Bug重新布局后，大部分线路都走通了，但只剩下一根飞线怎么也连不上。通常情况下，自动布线器到这步就会报错罢工。但 Claude Code 像个老师傅一样逐一排查引脚，结果发现根源在元器件的方向上：LED（D3）的数据输出焊盘正对着反方向，导致空间被卡死。Agent 做了一个极其精巧的操作：把 D3 单独原地旋转 180 度，重新发起走线。连接瞬间打通。

3. 最终验收：0 报错，实打实的 KiCad 工程最终检查结果：0 DRC（设计规则检查）错误，0 ERC（电气规则检查）错误，0 未连接网络。这绝不是一张用来发朋友圈的 3D 渲染假图。Claude Code 直接通过命令将工程打包下载到本地，用开源硬件 EDA 软件 KiCad 打开。在 KiCad 本地的严格规则检查下，同样是清一色的全绿灯，零错误通过。

从电路设计、双层布线、铺铜接地，再到外壳结构，全部通过 AI 驱动完成。

为什么 MCP 成了硬件设计的质变点？

以前大家也尝试过让 ChatGPT 画板子，但效果基本没法看。为什么？

因为大模型本质上是个概率生成模型，它擅长文本与代码逻辑，但空间拓扑、几何尺寸、高频干扰、线宽线距等物理规则是极其严苛的。只要错一根引脚，整块电路板就是废铜烂铁。

这次真正起作用的关键，是 MCP（模型上下文协议） 带来的工作范式重构：

• • 大模型做“大脑”（Planner & Reviewer）： Agent 负责高层架构理解、逻辑推导、审查布局审美、排查拓扑冲突。
• • HeyPCB 做“执行与物理引擎”： 底层的几何计算、元器件库匹配、网表解析、高精度自动布线器和 DRC 校验，全交由专门的硬件工具链处理。

二者通过标准化接口无缝咬合，让 AI 从“胡乱脑补电路”变成了“拥有人类感知与决策能力的资深硬件助理”。

目前，这套方案已经支持接入 Claude Code、Cursor、Codex 以及 ChatGPT 等多种主流 Agent 环境。官方甚至给出了一行命令极速挂载：

claude mcp add --transport http heypcb https://api.heypcb.ai/mcp

“一人硬件公司”正在变成现实

这件事情给行业带来的震动，远不止“省了几小时画板时间”那么简单。

长期以来，软硬件之间存在一条巨大的技术鸿沟。许多全栈软件开发者有数不清的软硬件联动创意，但往往止步于面包板和飞线——只要一想到要学复杂的 EDA 软件、画封装库、找引脚图、算走线间距，头皮就发麻。

现在，这个门槛正在被暴力抹平：

1. 1. 全栈开发者的定义被重塑： 以前的全栈是“前端 + 后端 + 运维”，以后的全栈可能是“前端 + 后端 + 固件 + PCB + 结构”。软件开发者可以用最熟悉的自然语言或代码逻辑，直接向硬件领域要产能。
2. 2. 硬件原型迭代周期被压缩到“天”级： 过去验证一个硬件想法，从原理图设计、打样、改版到写好测试固件，动辄需要几周甚至一个月。在 AI 闭环下，从想法到输出嘉立创打样文件可能只需要半小时。
3. 3. 硬件工程师的角色加速分化： 重复性的拉线、摆放阻容、对照引脚手册建封装，这些低附加值的体力劳动正在迅速贬值；而系统架构设计、复杂射频（RF）与高速信号完整性分析、严苛工况散热、成本控制等深水区经验，反而会变得更加昂贵。

工具的进化从来不会等待任何人。当你的代码助手开始主动问你“这块板子你想做成双层还是四层”时，硬件设计的规则，真的已经变了。