AI 数据中心 CPO 硅光子正在重写规则,为什么超低电容 ESD 元件变得重要?

这一年，AI 基础设施的演进速度，比多数人预期还要快。NVIDIA 在 GTC 2025 发表 Spectrum-X Photonics 与 Quantum-X Photonics，直接把硅光子 (Silicon Photonics)/共封装光学 (Co-Packaged Optics, CPO)推向了 AI Factory 的核心舞台，强调可支持百万 GPU 级互连，并宣称相较传统可插拔光模块 (Pluggable Optics)，可带来更好的功耗效率、信号完整性与网络韧性。NVIDIA 也指出，将硅光子直接整合到交换机封装，可通过更短的电气路径与更少的激光数量，大幅改善系统效率。

同时，TSMC近年也持续推进COUPE平台，明确揭示了硅光子与先进封装的整合路线：先支持可插拔方案，再走向 2026 年的 CPO 封装整合。Broadcom则在 2025 年宣布Tomahawk 6 – Davisson，主打 102.4Tbps CPO 以太网交换机，强调 AI 集群规模扩大后，光互连不只是带宽问题，更是功耗、链路稳定性 (Link Stability) 与整体可靠度的系统工程。

这代表什么？

代表 AI 与 CPO 的竞赛，表面上看是在比吞吐量，实际上是在比谁能把高速、低损耗、低延迟与高可靠度完美结合。也因此，许多过去容易被低估的细节，现在反而变成了关键。ESD 保护 (ESD Protection)，就是其中之一。

在 CPO 与硅光子应用里，电气路径更短、信号速度更高、封装更紧密，系统对寄生电容、反射、噪声耦合与瞬态冲击也更加敏感。当大家都在讨论 Switch ASIC、Optical Engine、SerDes 与封装时，工程师其实更该问一个很务实的问题：保护元件本身，会不会成为高速链路的负担？

这正是AZ5B75-01B可以切入的地方。

AZ5B75-01B是一款针对高速数据线保护设计的超低电容 (Ultra Low Capacitance) ESD 器件：

封装形式：0201 CSP 封装

典型电容：仅0.1pF(@1GHz)

防护等级：支持 IEC 61000-4-2 ±15kV（空气）/ ±8kV（接触）

技术特性：具备低箝位电压、快速导通与双向保护特性。

数据手册 (Datasheet) 明确指出，它非常适合高速数据线、Thunderbolt 等接口保护，且建议放置在输入端或连接器附近，以缩短 ESD 回流路径、降低板级寄生效应。

当然，CPO 不是单纯把既有高速接口思维原封不动搬过去；但从工程逻辑来看，越高速的链路，越需要低电容、低负担、可贴近敏感节点的保护方案。这正是超低电容 ESD 元件在新一代 AI 硅光子系统周边仍然非常有“存在感”的原因。尤其在高速 I/O、控制信号、板级互连与靠近连接器/模块的保护设计上，元件选型不只是规格表问题，而是SI (信号完整性)、PI (电源完整性)、ESD 鲁棒性与 Layout 规范的综合考题。

结语

AI 正把数据中心推向更高密度、更高带宽、更高光电整合的时代；CPO 与硅光子正在改写互连架构，但真正能让系统稳定落地的，从来不只有大架构，还有每一个小而关键的工程细节。

当光互连越来越快、封装越来越近、容错空间越来越小，ESD 保护不再只是“补上去”的配角，而是高速系统设计中不能忽略的一环。对工程师来说，下一个值得认真思考的问题也许是：你的保护设计，跟得上 CPO 时代了吗？

分享+点赞+关注，安排一下。

本文授权转载自：Amazing晶焱科技，若有侵权联系删除。