2026年7月29日，ChipAgents宣布追加$6000万Series A2融资，由B Capital领投，Bessemer VP、Micron、MediaTek、Ericsson、ScOp跟投。至此，公司A轮系列融资总额达$1.34亿。仅三天前（7月26日），公司宣布扩展与NVIDIA的战略合作，共同开发芯片设计专用AI模型。H1 2026 ARR增长6倍，部署客户超120家半导体公司。这是AI+EDA赛道中商业化进度最快的公司之一。

上一篇我们拆解了Ricursive Intelligence——从物理设计底层用强化学习重做芯片布局。这一篇聚焦ChipAgents.ai——从验证与调试的应用层用多Agent系统重做芯片验证。两家公司切入环节完全不同，但都在用AI重新定义问题的求解方式。

特别说明：与Ricursive不同（有Nature、DAC、ASP-DAC等顶会/顶刊论文支撑），ChipAgents的技术信息主要来自公司官方博客、新闻稿和行业媒体报道，尚未经过Nature/DAC/arXiv等学术同行评审流程。本文中所有性能数据均为公司自述，除非特别注明独立来源。读者应将架构描述视为技术分析素材，将具体数字视为公司公布的商业信息而非学术结论。

验证为什么是瓶颈

ChipAgents选择从验证切入，不是偶然。

根据Wilson Research Group的独立调研数据（ChipAgents引用），验证活动消耗ASIC和FPGA设计总项目工程时间的60-70%。约四分之三的半导体项目错过进度，验证相关问题是主要原因之一。DVCon 2025的研究进一步估计，UVM样板代码编写和维护可消耗大型多IP项目25%的验证工程工作量。

这不是"AI能不能帮忙"的问题，而是"验证本身在膨胀"的问题。现代SoC的复杂度——多协议、多时钟域、多IP集成、3D IC架构——让验证工作量增长远快于工程团队规模。ChipAgents的全部技术叙事建立在这个前提上：验证是瓶颈，而Agentic AI是破解瓶颈的方法。

多Agent架构：ChipAgents的技术骨架

ChipAgents采用领域专用Agentic AI架构，不是单一模型，而是多个专业化Agent的编排系统。每个Agent覆盖验证流程的一个环节。

Agent架构三要素来自ChipAgents的公开描述：Planning（规划，将任务分解为子任务并优化历史行动）、Memory（记忆，长时间管理上下文）、Tool Use（工具使用，评估提出的解并细化设计/测试）。

这套架构的关键不是单个Agent的能力，而是Agent之间的编排——多个Agent协同覆盖从规格理解到调试修复的完整流程。这也是ChipAgents与Ricursive最本质的技术差异：Ricursive用强化学习+图神经网络解决物理设计优化（单一问题深度优化），ChipAgents用多Agent编排解决验证流程自动化（全流程协同）。

RCA：根因分析系统深度拆解

RCA（Root Cause Analysis）是ChipAgents最具技术深度的产品，2025年11月公开，技术文档披露程度也是所有产品中最高的。

问题建模：调试是搜索问题

ChipAgents在RCA博客中给出了一个值得展开的问题定义：

"Root cause analysis is fundamentally a search problem, a class of computer science problems where the space of possible solutions — in this case a proof of a root cause — is exponentially large in the input, but the verification of such a solution is comparatively easy."

这个类比直接指向SAT（布尔可满足性）求解器——形式验证引擎的数学基础。SAT问题是NP完全的，搜索空间指数级大，但给定一个解，验证它是否正确是多项式时间的。RCA把调试问题放到了同样的框架里：找到根因很难（搜索空间大），但验证一个假设是否正确相对容易（检查它是否符合波形和代码证据）。

这个建模选择决定了后续的技术路线——如果调试是搜索问题，那就用搜索算法解决它，而不是靠LLM单次推理。

组件1：Waveform Understanding Engine（波形理解引擎）

波形数据是验证调试的核心难题。传统仿真器产生数十万信号在数百万周期上的波形数据库，压缩文件超过1GB，对应100GB以上的未压缩信号变化。人类工程师可以快速扫描丢弃无关信息，但LLM受限于context window——不可能把整个波形喂进去。包含bug证据的信号可能不到总数据量的0.01%。

ChipAgents的做法不是"修剪数据"（pruning data），而是把问题重构为"搜索数据"（searching for data）：引擎在压缩波形数据之上构建结构化索引，Agent可以发出高层语义查询，例如"where does this signal diverge after the 10th packet is sent?"引擎返回的不是原始波形数据，而是紧凑的符号化答案（compact symbolic answers）——适合LLM context window的格式。

关键限制：LLM不能原生做这种查询。ChipAgents发现需要经过tool-specific post-training（工具专用后训练）后，agent才能有效识别数据包（packets）、握手信号（handshakes）、请求/授权序列（requests and grants）、流水线阶段（pipeline stages）、控制信号变化时间。这个量级意味着传统"全部加载到context"的方案完全不可行——波形理解引擎是必须的，不是可选的。

组件2：Prover-Verifier Multi-Agent Loop（证明者-验证者多Agent循环）

这是RCA最核心的算法创新。

出发点是AI agent的一个认知缺陷：人类debugger天生怀疑自己的初始判断，而AI agent倾向于"naively trusting"——生成一个看似合理的答案就停下来。ChipAgents的做法不是在agent内部做回溯，而是把回溯组件拉到agent loop外部。

具体架构：将prover（证明者，负责生成候选假设）和verifier（验证者，负责检查假设有效性）分离为独立Agent。prover生成候选解释——比如"某个状态转换被错误门控"或"流水线延迟off-by-one"；独立的verifier拿这个假设去对比代码、日志和波形证据，验证它是否站得住脚。

多个prover-verifier对并行运行，形成分布式深度优先搜索（distributed depth-first search）。对之间可以在发现新线索时交换信息，迭代重复直到达到收敛阈值。ChipAgents声称性能随水平扩展可靠提升——加更多prover-verifier对，搜索覆盖率线性提升。

与传统单Agent调试的本质差异在于：传统方案是一个LLM生成一个答案，没有验证。Prover-Verifier把"生成"和"验证"解耦，验证不依赖生成者的自我判断，而依赖独立第三方（verifier agent）。

组件3：Self-Consistency and Confidence Ranking（自一致性置信排序）

第三层解决Agent系统的信任问题。多个prover-verifier对各自独立给出结论，怎么知道哪个可信？

每个prover-verifier对向最终聚合器（aggregator）提交最终论证。聚合器交叉引用多个解，为每个trace（故障追踪路径）打分。高一致性解释（多个独立对给出相同结论）优先呈现，低置信度输出仍然可用但不优先。ChipAgents声称这一步显著提升了precision（精确率）：高置信度解决方案具有很强的positive predictive power（阳性预测力）。换言之，如果系统说"高置信"，它大概率是对的。

三层叠加，形成一条完整的自动化调试pipeline：波形理解引擎处理数据 → prover-verifier循环搜索根因 → 自一致性排序输出可信结果。

RCA性能实测

PCIe 3.0案例研究：36,000行代码IP，AXI off-by-one错误，故障源距testbench 4级间接。人类工程师（中级，大型fabless公司，有AXI/PCIe经验，不熟悉具体block）工作2小时后放弃，预测需要4-8小时。ChipAgents RCA 10分钟完成，给出正确代码补丁。至少12x速度提升（公司自述）。

Renoir：领域专用大语言模型

Renoir是ChipAgents的另一个技术支柱，2026年6月17日发布——不是通用LLM，而是为芯片设计微调的领域专用模型。

为什么自研模型

ChipAgents列出了三个限制，每个都有明确的技术含义：

Data Scarcity（数据稀缺）：与软件工程不同，半导体行业大部分有价值的知识在公司内部。公开数据中，SystemVerilog代码量仅占Python+Java+Go+JavaScript总和的0.28%（据SemiWiki引用估算）。通用LLM在半导体领域的训练数据严重不足。

On-Premises Security（本地安全）：设计文件、专有IP、内部调试日志对半导体公司太敏感，不能发送到第三方云环境。Renoir支持air-gapped（气隙隔离）本地部署，数据不出围墙。

Local Inference（本地推理）：无需外部API调用，节省延迟和per-token计费成本。Renoir的运营成本可预测，不受前沿模型定价波动影响。

训练方法

基础模型选的是开源权重的MoE（Mixture-of-Experts）大语言模型——ChipAgents没有公开具体是哪个，但MoE架构意味着推理时只有部分expert被激活，推理成本低于同参数量的dense模型，这对本地部署的经济性至关重要。

训练pipeline三步：

Data Curation：手动和自动化方法结合，收集硬件仓库、技术文档、开源硬件设计。Data Synthesis：开发自动化任务生成pipeline，将数据源转化为高优先级芯片设计场景，专有数据混合覆盖RTL生成、规格理解、调试、测试生成、工具使用等。Fine-tuning：在多节点GPU集群上微调，运行数十个实验选择最优数据集组成和训练配置。

性能（公司自述）

Renoir在ChipAgents内部芯片设计基准套件上接近Claude Opus 4.6，基准覆盖RTL生成、bug定位、自然语言规格到代码实现。相比Claude Opus 4.6，Renoir在成本-性能前沿上Pareto最优——同等性能下成本更低，成本降低超过一半。

ChipAgents自己承认当前模型"是在受限的数据、时间和计算预算下训练的，应被视为试演（audition）"，后续更大规模训练预计会进一步提升。

NVIDIA合作的技术细节

2026年7月26日扩展的合作聚焦Renoir优化，使用三件NVIDIA工具：Megatron Core（分布式训练框架，支持大规模MoE模型高效训练）、NeMo Megatron Bridge（checkpoint转换工具，实现框架间模型迁移）、Model Optimizer（量化推理优化，降低部署时推理成本）。

这套工具链意味着Renoir的训练和部署深度绑定NVIDIA生态。虽然ChipAgents没有披露NVIDIA是否为投资方，但技术合作的深度已经远超普通客户关系。

Waveform Agents：为什么通用AI做不了波形调试

ChipAgents在2026年5月发布的Waveform Agents博客中，系统性地分析了为什么通用AI Agent在波形调试场景下失效。这段分析本身有独立的技术价值，也与前文RCA的波形理解引擎形成呼应。

波形调试的四大挑战

数据规模：现代SoC波形dump常规达到数百GB，有时TB级。这不是"context window够大就行"的问题——是搜索效率问题。

交叉引用复杂性：信号异常的根因可能埋在testbench sequence、参数配置或数级层次之外的RTL条件中。需要同时参考波形、RTL源码、断言、激励、覆盖模型——每个都在不同工具里。

深度领域知识要求：需要理解信号交互、协议上下文、时钟域关系、握手约定。复杂交互跨多时钟域、协议和层次级别，认知负载超过单人维持能力。

回归分诊能力有限：千级测试的nightly regression产生的失败列表需要比下一次运行可用时间更长的时间来手动分诊，团队被迫忽略低优先级失败，漏掉间歇性bug。

通用AI Agent的三大结构性缺陷

不为二进制结构化EDA数据构建：波形文件是VCD、FSDB、SHME等二进制、高度结构化、领域专用格式。通用AI agent没有工具解析、索引或查询这些格式——模型没有训练出对信号模式的直觉。

缺乏RTL和EDA领域深度：Claude Code针对软件代码库优化——理解函数、类、API、调用栈。它没有RTL语义、硬件仿真范式、时钟域交叉、UVM testbench架构的原生理解。ChipAgents的原话："a confident wrong answer is worse than no answer"——在半导体调试中，一个自信但错误的诊断会把工程师引入数小时的错误方向。

无法导航完整设计层次：需要同时感知波形数据、生成它的RTL、驱动它的testbench、监控它的断言、连接信号的连接图。通用agent将每个文件视为孤立文档，而非深度互连设计图中的节点。

Waveform Agents的应对

针对上述问题，Waveform Agents提供三个对应能力：Intelligent Context Selection——不加载整个波形数据库，用专用EDA工具选择性提取相关片段（"Agent找到针，工程师不需要指定搜索哪部分草堆"）；Cross-File Signal Tracing——将波形、RTL、testbench、日志、断言作为连接图遍历，信号异常在波形中被识别后可追踪其通过RTL层次的祖先；Design-Aware Reasoning——在半导体领域知识上训练的agent理解RTL语义、协议握手、时钟域关系，在设计实际上下文中推理异常，而非抽象模式匹配。

基准与性能数据

以下数据均为公司自述，除非特别标注独立来源。

VerilogEval基准（PRNewswire，2025年1月）

ChipAgentsBench（IEEE EDPS 2025 + SemiWiki）

部署案例：Whalechip（SemiWiki独立报道，2026年7月）

DAC 2026 STMicroelectronics联合数据（SemiWiki）

与传统验证工具的根本差异

传统验证工具的核心价值在于确定性——仿真是精确的，覆盖率是可量化的，断言是可证明的。ChipAgents不替代这个确定性层，而是在它之上加一层推理层——当仿真失败时，Agent负责"理解为什么失败"并"建议怎么修"。

与Ricursive的技术路线对比

两家公司代表了AI+EDA的两种哲学：ChipAgents是"流程编排派"——用AI编排现有工具和流程，快速产生商业价值；Ricursive是"底层重构派"——用AI重新定义物理设计方法论，赌长期技术变革。

当前能力边界

ChipAgents自己在RCA博客中承认了几个限制：

IP级别 vs sub-system级别：RCA主要在IP级别测试，而非更复杂的sub-system级别。客户报告中位工程师在sub-system级别操作——多个IP集成在一起的验证场景。ChipAgents认为因为大部分bug发生在模块间的握手、协议或buffer处，IP级别的经验可以迁移，但这尚未验证。

运行时间：复杂案例运行时间可达半小时以上。ChipAgents强调过程完全异步，可并行处理多个bug，但端到端延迟对用户仍然存在。

从验证向全流程扩展：当前核心能力集中在验证与调试。从验证向物理设计、时序分析等全流程扩展的路线图尚不明朗。DAC 2026上公布的"AI-Driven Timing Closure"session暗示了扩展方向，但技术细节有限。

Renoir的技术壁垒：基于开源MoE微调，长期竞争力取决于专有训练数据和Agent编排系统的壁垒深度。开源基础模型能力的快速提升可能压缩领域模型的差异化空间。

基准对比不透明：RCA的对比基线"most widely used state of the art software programming agent"未指明具体产品。性能倍数（15x、240x、400x等）缺乏独立验证。STMicroelectronics联合数据是DAC海报展示，非正式论文。

结语

ChipAgents的技术路线可以压缩成四层：波形理解引擎解决数据规模问题（100GB+波形→符号化查询），prover-verifier循环解决搜索效率问题（分布式假设生成+独立验证），自一致性排序解决信任问题（多路冗余交叉验证+置信度输出），Renoir模型解决领域深度问题（MoE微调+本地部署）。四层叠加，形成一条从"仿真失败"到"自动定位根因"的pipeline。

但需要保持清醒的数字是：56.3%的最高置信pass@1，意味着43.7%的最高置信输出是错的。在"零容错"的半导体行业，这意味着Agent的输出仍然需要工程师验证。ChipAgents的self-consistency置信排序试图解决这个问题，但"高置信时大概率正确"和"可以信任"之间的距离，恰恰是AI+EDA当前最需要弥合的鸿沟。

120+客户和百万ARR证明这套技术已经在生产环境产生价值。Whalechip的案例（数天→15-60分钟）说明在特定场景下ROI已经成立。但从"验证调试辅助"到"自主验证"之间的距离，可能比从0到120客户的距离更长。