ARTICLE · 1030604

AI SoC全芯片、全流程实战

发布时间：2026-09-18 08:54:14 最近访问：2026-09-18 08:54:14

AI SoC全芯片、全流程实战

景芯SoC团队业务

欢迎关注：全栈芯片工程师！景芯团队提供芯片实战训练营、芯片外包定制服务、招聘求职指导。景芯和学员都是终身绑定外包合作关系，利润分成，共同成长！

（1）芯片实战训练营：主打视频+文档+服务器实战，我们不卖视频，只提供导学视频！专家1v1带您实战数字IC设计、验证、中端、后端全流程，一定要快速超越同龄人！

（2）芯片定制服务：提供SoC、MCU的spec in设计验证及中后端服务，提供MIPI/ISP/NPU/VPU/GPU/CPU/USB/GMAC/SDIO/PSARM/DDR/PCIE/eMMC等IP的集成设计和验证服务，提供CIS等传感器芯片定制服务！

（3）芯片招聘与求职：提供行业最新招聘需求、简历深度辅导、1v1模拟面试、行业咨询与职业规划，提供校招/社招陪跑服务、提供职业生涯全程陪伴成长。同时景芯训练营给学员提供笔面试资料包。

SoC设计实战课——采用HD6850的橙色域

景芯SoC设计课程分为2个子课程：

设计课程1: 冲刺实战课（橙色域子系统）
设计课程2: HD6850全芯片实战（全芯片）

橙色域负责图像输入、异步处理、ISP图像处理，通过专用DMA搬运数据到系统主存SRAM，DMA搬运完成后，RISC-V CPU配置VNN做AI加速矩阵运算(卷积)，VNN卷积完成后，发现目标即可唤醒全芯片，没发现目标则RISC-V CPU执行WFI指令进入休眠模式。通过isolate信号和retain信号进行时钟门控、电源门控。

带您一起手搓AXI总线矩阵、AHB总线矩阵、ISP、TPU（VNN）、MIPI DPHY软核、SRAM、DMA、UART、I2C、QSPI/SPI等常用IP，让您快速掌握架构、总线协议、接口协议、图像算法、软硬件协同验证等设计验证核心，让您快速超越同龄人！最为推荐的就是MIPI/ISP/TPU（VNN）设计验证、AXI Fabric总线矩阵设计验证！

Part.01

冲刺课实战目录

一对一辅导是景芯SoC全流程训练营的特色！课表如下：

SoC验证实战课——采用HD6850的橙色域

景芯SoC验证课程分为2个子课程：

验证实战课1：冲刺实战课（橙色域子系统）
验证实战课2：HD6850全芯片验证课

橙色子系统验证采用UVM对SoC子系统进行验证，采用AXI VIP对自研AXI Fabric的总线矩阵验证，ENV环境集成了UART UVC子系统验证环境，将UVM验证方法学常用的知识一网打尽，再联合VIP+AMBA总线+SRAM+DMA进行系统级仿真。新增packet filter模块，针对超长包、超短包、毛刺包、包头错、包尾错等错误case进行构造，并通过收集各种corner case的覆盖率来提升验证的实践能力。

Part.01

验证冲刺课目录

一对一辅导是景芯SoC训练营的特色！景芯SoC验证实战基础课最新课表如下：

其中，景芯自研AXI Bus Matrix 共有 11 个测试用例集 (Test)，涵盖 36 个测试点 (TC01~TC36)。测试用例集按功能分为: 冒烟测试（TC01~TC04）、地址译码测试（TC05~TC08）、仲裁测试（TC09~TC12）、协议合规测试（TC13~TC16）、错误/边界测试（TC17~TC20）、基础Outstanding测试（TC24~TC26）、突发Outstanding测试（TC27~TC29）、乱序测试（TC30/TC33）、深度Outstanding测试（TC31~TC32）和AXI4全特性测试（TC34~TC36）。

测试用例与测试点对照表

AXI FAB冒烟测试：

AXI FAB地址译码测试：

AXI FAB仲裁测试：

AXI FAB基础Outstanding测试：

AXI FAB突发Outstanding测试：

AXI FAB协议合规测试：

AXI FAB错误边界测试：

AXI FAB乱序测试：

AXI FAB深度Outstanding测试：

AXI FAB全特性测试：

DFT实战课——采用HD6850的CPU子系统

为什么DFT实战课要选择CPU子系统？而不是橙色域子系统呢？因为CPU子系统是多核心hierarchy子系统，我们可以实现hierarchy flow以及sharebus设计，极大丰富了我们的实战内容。

景芯DFT课程分为2个子课程：

DFT实战课1：12nm CPU子系统 hieraychy DFT 实战(sharebus)
DFT实战课2：12nm 全芯片DFT实战(bisr/efuse)
限时优惠：买12nm课程送40nm full chip hierarchy/flatten DFT实战

DFT实战课1：CPU子系统 hieraychy DFT 实战(sharebus)

为了完成sharbus memory bist、occ、edt、12nm DC综合、scan、gray_box、ATPG、mbist仿真、dc/ac仿真、formal(rtl2rtl、rtl2netlist、netlist2netlist)等hierarchy DFT flow，我们特选取HD6850项目的多核处理器进行12nm DFT flow实战，包括12nm综合、12nm Formality等flow，全网唯一DFT高级实战课！

DFT实战课2：全芯片DFT实战(bisr/efuse)

Top：riscv_soc_top；

Harden block：filter_wrapper/cpu_wrapper/shtd_wrapper/aon_wrapper；其中cpu_wrapper下面又包含一个子模块cortexa7_core；

filter_wrapper/aon_wrapper是纯数字模块，按照正常流程走即可。

1.make mbist：插入mbist测试逻辑；

2.make occ_edt：插入occ和edt，为scan测试做准备；

make gen_file：将tsdb目录下的文件整理成vcs可读的filelist，方便综合和vcs仿真；

make pat_gen：生成mbist_pattern，无需改动design；

3.make syn：将做完mbist的rtl综合成netlist，可以用for_synthesis.tcl，也可以用gen_file生成的dft_filelist；

4.make scan：将所有的寄存器按照需求串chain

make graybox：抽出graybox网表(包含ijtag逻辑和wrapper逻辑)，顶层block可以只带graybox网表做dft或者仿真，加速流程。

make dc_ext：根据graybox网表跑external atpg，跑通即可，无需关注覆盖率等信息

make dc：stuck at向量生成，需要read dc_ext fault，提高覆盖率

make ac：transition向量生成

5.make mbist_sim：mbist仿真

make dc_sim：stuck at仿真

make ac_sim：transition仿真

shtd_wrapper内部包含mipi phy，需要特殊处理。

1. make mbist：phy内部一般不含memory，即使有memory也不需要做mbist(phy内部自带电路测试)，无需特殊处理；

2. make occ_edt：注意解决phy内部的drc；

3. make syn：吃入phy的db优化时序，也可不吃；

4. make scan/dc/ac/ext：需要读入phy的tcd文件，一般ip厂商会提供ctl文件(Synopsys专用格式)，需要使用工具将ctl文件转译成tcd文件；phy内部的register需要单独串chain，不允许和shtd_wrapper内的寄存器串在同一条chain上。

5. make mbist_sim/dc_sim/ac_sim：需要吃phy的netlist；

cpu_wrapper/cortexa7_core需要做sharebus mbist，流程也会有所不同。

1. make mbist：cortexa7_core中memory的sharebus mbist逻辑已经集成在了cpu_wrapper中，无需做mbist，直接从occ_edt开始做；待cortexa7_core做完之后才可做cpu_wrapper的mbist，cpu_wrapper做完mbist后，需要将cortexa7_core部分rtl删除，只需要将tsdb中的cortexa7core.v删除即可；

2. make occ_edt

3. make syn

4. make scan/dc/ac/ext

5. make mbist_sim/dc_sim/ac_sim

riscv_soc_top为芯片的顶层，待所有block完成之后才可开始做dft；

1. make mbist：注意bscan相关IO的处理；

2. make occ_edt：无论顶层是否有logic，建议都要当作正常模块来做，这里要做好retarget准备，合理分配io数量和测试模块；

3. make syn；

4. make scan/dc/retarget_mode_transition/retarget_mode_stuck：顶层没有logic，无需做ac；

5. make mbist_sim/dc_sim/ac_sim/retarget_dc/retarget_ac：mbist仿真包括bscan和repair仿真，不需要仿真的模块可以吃graybox，加快仿真进程；

Part.1

flat flow实战目录

Part.2

hierarchy flow实战目录

后端实战课——采用HD6850的CPU子系统

为什么后端PD实战课要选择CPU子系统？因为CPU子系统是多核心hierarchy子系统，我们可以实现hierarchy以及较高频率的PD设计，极大丰富了我们的实战内容。

后端课程分为3个子课程：

实战课1：12nm CPU CORE flatten实战课
实战课2：12nm CPU 多核hierarchy实战课（买2送1）
实战课3：12nm AI SoC全芯片TOP实战课（买3送1、2）

景芯12nm车规中后端UPF hierarchy实战项目采用文档+1v1辅导！不提供视频！

为了满足大家不同层次需求，实战训练营将CPU多核子系统拆分为CORE层和TOP层两个工程，分别对应课程1、课程2，注意：课程2包含课程1。然后应粉丝要求，景芯开发了景芯AI SoC全芯片TOP后端实战，也就是课程3，全网唯一！

实战课1: 12nm CPU CORE flatten实战

单核CPU CORE实战在每个阶段PR结束之后，对子模块或者TOP顶层进行Calibre DRC, LVS，EM，ERC，ANT，ESD等检查，StarRC抽参，STA，lc生成lib文件等。使用xtop/pt进行timing eco修复setup/hold违例，LEC逻辑等价性检查。VCLP低功耗设计静态检查，voltus功耗和压降评估，redhawk功耗和IR Drop分析，后仿真等等。课程的设置真的非常全面，涵盖了芯片DFT+后端物理实现直到tapout的全流程。

Part.01

core flat实战课目录之pre-APR

课程的设置真的非常全面，涵盖了芯片DFT+后端物理实现直到tapout的全流程。

在每个阶段PR结束之后，对子模块/TOP顶层进行Calibre DRC, LVS，EM，ERC，ANT，ESD等检查。

Part.02

core flat实战课目录之APR+PV

StarRC抽参，STA，lc生成lib文件等。使用xtop/pt进行timing eco修复setup/hold违例。

Part.03

core flat实战课目录之STA

VCLP低功耗设计静态检查，LEC逻辑等价性检查

Part.04

core flat实战课目录之LEC

voltus功耗和压降评估，redhawk功耗和IR Drop分析，后仿真等等

Part.05

core flat实战课目录之PA

课程2: 12nm CPU TOP hierarchy实战课

整个项目基于innovus+tessent实现，主要包括芯片顶层的Partition、子模块的DFT+PR和TOP顶层的DFT+PR三个阶段。

在每个阶段PR结束之后，对子模块或者TOP顶层进行Calibre DRC, LVS，EM，ERC，ANT，ESD等检查，StarRC抽参，STA，lc生成lib文件等。使用xtop/pt进行timing eco修复setup/hold违例，LEC逻辑等价性检查。VCLP低功耗设计静态检查，voltus功耗和压降评估，redhawk功耗和IR Drop分析，后仿真等等。课程的设置真的非常全面，涵盖了芯片DFT+后端物理实现直到tapout的全流程。