Bar‑Ilan 大学芯片设计七大硬核课程:FinFET、仿真、RISC-V、DFT、IP集成、低功耗设计、物理验证

这七份课程讲义来自以色列巴伊兰大学（Bar-Ilan University），主要由 Adam Teman 教授及其团队编写，涵盖先进半导体工艺、芯片可测试性设计、低功耗设计、SPICE电路仿真、物理验证、定制IP集成以及RISC-V嵌入式系统。

七份材料的共同核心，是从晶体管底层工艺出发，逐步建立芯片设计、仿真、验证、集成和测试的完整技术认知。

它们并非一套按固定顺序编排的连续课程，但内容之间具有很强的互补性。下面按照七份原始文档，分别总结其技术重点、核心思想和实际工程价值。

01《先进半导体工艺技术》（Advanced Process Technologies）共53页

传统平面晶体管的微缩逐渐遭遇功耗、漏电和短沟道效应限制，半导体制造必须通过FinFET等三维晶体管结构，以及器件结构、制造工艺和版图设计的协同优化，继续提升晶体管性能与集成密度。

这份课程首先从Dennard缩放定律的失效切入，解释为什么晶体管尺寸不断缩小，却无法继续依靠同比例降低供电电压来维持恒定功率密度。随着阈值电压下降，晶体管关断漏电流迅速增加，亚阈值摆幅（SS）和漏致势垒降低（DIBL）等物理限制越来越突出，使传统平面MOSFET难以兼顾高性能与低功耗。

课程随后介绍从平面MOSFET向三维多栅极晶体管转变的技术逻辑。FinFET通过将沟道设计成立体鳍片结构，让栅极从多个方向控制沟道，从而改善静电控制能力、抑制短沟道效应，并降低漏电。其重要意义并不只是改变晶体管形状，而是通过更强的栅极控制能力，缓解先进制程中性能、功耗和器件尺寸之间的矛盾。

在制造工艺方面，课程重点介绍FinFET的结构形成与制造流程，说明鳍片、栅极、源漏区域以及相关材料和工艺步骤如何共同决定晶体管的电学特性。随着器件结构由二维转向三维，制造精度、几何尺寸控制以及工艺一致性变得更加重要，晶体管性能不再能够仅通过缩小栅长来提升。

在版图设计方面，FinFET也带来了不同于传统平面晶体管的设计约束。晶体管有效沟道宽度与鳍片数量、鳍片高度及结构尺寸相关，设计人员需要在器件驱动能力、面积和布局规则之间进行权衡。同时，寄生电阻、寄生电容以及版图依赖效应（LDE）会影响实际电路性能，使得版图不再只是电路原理图的几何实现，而成为决定最终电学表现的重要因素。

这份课程真正想说明的是：先进制程的演进已经从单纯缩小晶体管尺寸，转向器件结构、制造工艺、版图规则与寄生效应的联合优化。理解FinFET不仅要知道其三维结构，还必须理解为什么需要它、如何制造它，以及它会给实际芯片设计带来哪些新限制。

02《芯片可测试性设计》（Design For Test，DFT）共56页

芯片设计正确，并不代表制造出来的芯片一定能够正常工作。DFT的核心是在芯片设计阶段预先建立测试结构，提高内部电路的可控性和可观测性，从而发现制造缺陷、提高故障覆盖率，并控制量产测试成本。

课程首先明确区分设计验证（Verification）与制造测试（Testing）。设计验证主要通过仿真、形式验证或硬件仿真，判断电路设计是否符合功能要求；制造测试则面向实际生产出来的芯片，检查晶体管、互连和逻辑单元是否因制造缺陷而出现故障。两者分别解决“设计是否正确”和“制造出的芯片是否合格”这两个问题。

课程进一步强调芯片测试的经济性。测试本身需要自动测试设备（ATE）、测试程序开发和测试时间，因此会增加制造成本。但如果缺陷芯片没有在晶圆或封装测试阶段被发现，而是进入电路板、整机甚至最终客户现场，故障排查和维修成本将大幅上升。因此，尽早识别制造缺陷，是芯片质量控制的重要原则。

在技术方法方面，课程介绍故障模型、测试向量生成以及DFT结构的基本原理。通过扫描设计（Scan Design），普通时序逻辑中的寄存器可以被组织为扫描链，使测试系统能够更方便地设置内部电路状态并观察测试结果。这种方法将复杂的时序测试问题转化为更容易处理的测试任务，提高了内部逻辑的测试能力。

课程还介绍内建自测试（BIST），即在芯片内部加入测试相关电路，使芯片能够执行部分自测试任务，减少对外部测试设备的依赖。同时，课程讨论IEEE 1149.1边界扫描（Boundary Scan）及JTAG接口，解释如何利用标准化测试访问机制检查芯片引脚、互连以及相关测试逻辑。

这份课程真正想说明的是：可测试性必须成为芯片设计的一部分，而不能等芯片制造完成后再考虑。DFT通过增加一定的面积和设计复杂度，换取更好的故障检测能力、更高的产品质量和更可控的量产测试成本。

03《芯片功耗意图与低功耗设计方法》（Power Intent and Low Power Methodology）共52页

芯片低功耗设计不是简单降低工作电压，而是一套贯穿系统架构、逻辑设计、电源管理、物理实现和功能验证的完整方法。通过时钟门控、多电压域、功率门控以及标准化功耗意图描述，可以在保证芯片功能和时序正确性的前提下控制功耗。

课程首先介绍低功耗设计的多个层次，包括系统级、算法级、架构级、电路级和器件级。不同层次具有不同的优化空间，例如系统级可以通过模块划分和电源关闭降低功耗，架构级可以利用电压调整和并行化改善能效，电路级则可以通过逻辑优化、晶体管尺寸调整以及门控技术减少能量消耗。这说明芯片功耗并不是单个电路参数决定的，而是整个设计体系共同作用的结果。

在动态功耗优化方面，课程重点介绍时钟门控（Clock Gating）。由于时钟网络和寄存器会持续产生开关活动，即使某些逻辑模块暂时没有实际工作需求，也可能消耗动态功率。通过时钟门控，可以在模块不需要工作时停止向相关寄存器传播时钟，从而减少无效翻转。课程同时介绍门级逻辑重映射、单元尺寸调整、缓冲器插入以及多阈值单元等优化方法。

课程随后讨论多电源电压（Multi-Supply Voltage，MSV）技术。不同模块对计算速度和功耗的要求并不相同，因此可以通过多个电压域，使高性能模块采用较高供电电压，而对性能要求较低的模块使用较低电压。不过，多电压域之间的信号传输需要解决电平转换、供电关系和跨域连接等问题，增加了芯片设计与验证的复杂性。

功率门控（Power Gating）是课程的另一项重要内容。与时钟门控主要减少动态功耗不同，功率门控通过关闭部分模块的供电来降低待机漏电功耗。但电源关闭和重新开启会引入新的工程问题，包括浪涌电流、状态保持寄存器（Retention Register）、隔离单元（Isolation Cell）、电源开关网络、复位控制以及电源状态切换验证等。

最后，课程介绍如何通过CPF（Common Power Format）描述芯片的功耗意图，将电源域、工作状态和低功耗控制要求传递给设计与验证工具，使低功耗策略能够贯穿RTL设计、逻辑综合、物理实现和签核流程。

这份课程真正想说明的是：低功耗芯片设计已经从局部电路优化，发展为需要架构、逻辑、电源网络和EDA工具共同参与的系统级工程。芯片不仅要在正常工作状态下实现低功耗，还必须确保不同电源状态及其切换过程中的功能正确性。

04《SPICE电路仿真器底层原理》（Behind the Scenes of the SPICE Circuit Simulator）共51页

SPICE并不是简单地根据电路图绘制电压和电流波形，而是通过器件模型、电路方程、数值求解和迭代算法，对真实电路的电学行为进行数学计算。理解SPICE内部工作机制，是提高电路仿真准确性、收敛性和计算效率的关键。

课程首先回顾SPICE电路仿真器的发展历史，并解释为什么电路仿真是模拟电路和晶体管级设计的重要基础。SPICE接收电路网表（Netlist）、器件模型、模型参数、初始条件和外部激励，再根据基尔霍夫电流定律、电压定律及器件方程，建立描述电路行为的数学方程组。

在直流分析（DC Analysis）方面，课程重点解释工作点求解。对于包含MOSFET、二极管等非线性器件的电路，电压和电流之间通常不是简单的线性关系，因此仿真器需要使用Newton-Raphson（牛顿-拉夫森）等数值迭代方法，将非线性方程逐步线性化并求解，直到计算结果满足收敛条件。直流工作点也是其他多种仿真分析的重要基础。

在交流分析（AC Analysis）方面，SPICE通常先计算电路的直流工作点，再围绕该工作点进行小信号线性化，分析不同频率下的电路响应。这种方法适用于研究增益、频率响应以及电路稳定性等问题。其核心思想是通过局部线性近似，降低复杂非线性电路的频域分析难度。

在瞬态分析（Transient Analysis）方面，课程介绍如何通过时间离散化求解包含电容、电感等动态元件的电路。仿真器将连续时间划分为多个时间步长，并在每个时间点计算电路状态。时间步长的选择直接影响计算精度和仿真速度，过大的步长可能遗漏快速变化，过小的步长则会增加计算成本。因此，仿真器需要结合误差估计和数值算法动态调整步长。

课程还强调收敛问题和数值稳定性的重要性。仿真失败不一定意味着电路设计本身错误，也可能与初始条件、非线性方程、器件模型、数值精度或时间步长有关。理解这些问题，可以帮助设计人员更有针对性地调整仿真设置，而不是盲目修改电路。

这份课程真正想说明的是：掌握SPICE不能停留在会使用仿真软件的层面，更重要的是理解仿真器如何建立方程、如何求解以及为什么会出现计算误差和收敛失败。只有理解底层数值计算机制，才能更可靠地利用仿真结果指导晶体管级电路设计。

05《数字顶层芯片物理验证》（Digital-on-Top Physical Verification）共58页

芯片完成逻辑综合、布局布线之后，并不意味着设计已经满足流片要求。必须通过版图与原理图一致性检查（LVS）、设计规则检查（DRC）及电气规则检查（ERC），确保最终物理版图与设计网表一致，并满足晶圆制造工艺约束。

课程首先介绍LVS（Layout Versus Schematic）的基本原理。LVS通过比较设计源网表与版图提取网表，判断两者在器件、端口和电气连接关系上是否一致。芯片即使在逻辑仿真中表现正确，仍可能因为版图中的短路、开路、连接错误或器件不匹配而无法正常工作。因此，LVS是芯片物理实现完成后不可缺少的验证步骤。

课程进一步解释传统定制电路验证流程与Digital-on-Top数字顶层设计流程之间的差异。在传统模拟或定制电路设计中，原理图与版图通常具有比较直接的对应关系；而数字顶层SoC包含大量标准单元、宏单元、定制IP以及多层次模块，导致LVS验证更加复杂。尤其是不同设计模块采用不同的数据格式和网表描述时，需要通过额外的转换与集成流程建立一致的验证环境。

在具体操作方面，课程以Cadence Innovus和Siemens Calibre为工具，介绍如何从数字实现结果中导出Verilog网表和GDSII版图文件，并通过V2LVS将Verilog网表转换为适用于LVS的SPICE/CDL源网表。同时，从GDSII版图中提取实际电路连接关系，形成版图网表，再对两份网表进行比较，识别短路、开路和层次结构不匹配等问题。

课程还讨论ERC检查及复杂IP集成带来的问题。芯片顶层往往包含来自不同设计流程的模块，其电源连接、引脚名称、网表层次和版图数据可能存在差异。如果这些信息没有得到正确处理，即使单个模块已经完成验证，也可能在芯片顶层出现大量LVS错误。因此，数字顶层验证不仅是执行EDA工具命令，更需要建立一致的数据管理和模块集成方法。

最后，课程介绍芯片完成阶段的物理签核流程，包括DRC、版图密度填充（Density Fill）、天线效应检查（Antenna Check）、DRC修复后的LVS重新验证，以及填充后的时序签核。这些步骤确保芯片在满足电气连接正确性的同时，也符合制造工艺规则和最终时序要求。

这份课程真正想说明的是：芯片物理验证的核心，是将数字设计结果与真实制造版图建立可验证的一致性关系。从Verilog、CDL到GDSII，再到LVS、DRC和最终签核，每一个环节都直接关系到芯片能否顺利进入制造阶段。

06《定制IP模块与数字顶层SoC集成》（Preparing a Custom Block for Digital-on-Top Integration）共36页

模拟电路、存储器和其他定制IP模块要成功集成到数字顶层SoC中，不能仅仅提供电路原理图和物理版图，还必须建立完整的行为模型、物理抽象模型、时序模型和验证数据，使定制模块能够被数字EDA设计流程正确识别、使用和验证。

课程首先对比Analog-on-Top与Digital-on-Top两种芯片集成方法。在模拟顶层设计流程中，工程师主要围绕晶体管级原理图、器件模型和定制版图展开设计；而在数字顶层流程中，芯片主要通过RTL、逻辑综合、自动布局布线以及静态时序分析完成实现。由于两种流程使用的数据模型不同，定制模块必须经过专门准备，才能进入数字顶层设计环境。

课程将定制IP交付内容划分为五类关键文件，分别承担不同的设计任务。

课程特别强调，这些文件应当根据项目阶段逐步交付。设计早期需要行为模型，帮助数字设计团队进行RTL仿真；设计中期需要LEF和LIB，支持芯片规划、逻辑综合、布局布线和静态时序分析；进入最终签核阶段，则需要CDL和GDSII，以完成芯片顶层的LVS和DRC验证。

在行为建模方面，课程说明如何使用Verilog描述定制模块的输入输出接口及功能行为。该模型不一定需要能够被逻辑综合工具综合，但应尽可能准确地反映真实模块的数字行为。例如，对于存储器宏单元，可以通过Verilog描述读写控制、地址访问和数据输出，使数字系统能够在不运行完整晶体管级仿真的情况下验证其功能。

在物理与时序建模方面，课程解释LEF和LIB的作用。LEF使布局布线工具了解宏单元的边界、引脚位置和布线限制；LIB则为静态时序分析提供传播延迟、输入电容、输出驱动能力以及功耗等信息。特别是在不同工艺、电压和温度条件下，定制模块需要提供相应的时序模型，确保整个SoC能够正确进行时序分析。

这份课程真正想说明的是：定制IP集成的关键，不只是把一个设计完成的模块放进SoC版图，而是建立能够贯通功能仿真、物理实现、时序分析和最终验证的数据接口。只有各类模型与真实电路保持一致，定制模块才能可靠地融入数字顶层芯片设计流程。

07《RISC-V嵌入式系统架构与开发入门》（RISC-V for Embedded Systems: A First Introduction）共40页

RISC-V不仅是一套开放的处理器指令集架构，还可以作为嵌入式系统和SoC设计的基础。通过理解RISC-V指令、寄存器、软件工具链及硬件平台，开发人员能够建立从软件编程到处理器执行、再到SoC系统集成的完整技术认知。

课程首先介绍嵌入式系统的基本概念及其与通用计算机的区别。嵌入式系统通常集成在电子设备内部，用于执行特定功能，并受到成本、功耗、面积、实时性和计算性能等条件的约束。与传统桌面计算机不同，嵌入式系统可能运行裸机程序、轻量级实时操作系统，也可能采用支持Linux的软件环境。

课程进一步介绍片上系统（SoC）的基本结构。一个典型的嵌入式SoC不仅包含处理器，还包括存储器、输入输出接口、总线互连和外设控制逻辑。处理器通过地址总线、数据总线和控制信号访问不同硬件资源，并通过存储器映射I/O（Memory-Mapped I/O）机制，将外设寄存器映射到统一地址空间，实现软件对硬件设备的访问与控制。

在RISC-V指令集方面，课程介绍其基本架构、寄存器组织和汇编程序设计。以RV32为例，RISC-V提供32个通用整数寄存器，每个寄存器宽度为32位，使用x0至x31进行编号。程序通过寄存器执行算术运算、数据处理和控制操作，理解这些底层机制，有助于建立高级语言与处理器实际执行过程之间的联系。

课程随后介绍RISC-V软件开发工具链，包括编译器（Compiler）、汇编器（Assembler）、链接器（Linker）和程序加载器（Loader）。开发人员可以使用C语言编写程序，通过工具链生成汇编代码、目标文件和最终可执行程序，再将程序加载到处理器平台运行。课程还介绍GDB、Eclipse等调试工具，帮助开发人员检查程序执行状态并定位错误。

最后，课程结合巴伊兰大学参与开发的PULPEnIX SoC平台，展示RISC-V在实际嵌入式系统中的应用。该平台包含RISC-V处理器核心、存储器、AXI/APB互连、GPIO、UART、SPI、I²C等模块，并提供FPGA开发和调试环境。课程通过程序编译、加载、执行和调试流程，将RISC-V理论知识与实际硬件开发结合起来。

这份课程真正想说明的是：理解RISC-V不能只停留在开放指令集的概念层面，还需要掌握处理器寄存器、指令执行、软件工具链、总线互连和SoC硬件平台之间的关系。RISC-V为学习嵌入式处理器架构和软硬件协同设计提供了一套完整的实践基础。

08 七大课程的技术体系与核心价值

从整体内容来看，这七份讲义虽然分别研究不同技术领域，但可以整理为覆盖芯片设计与制造衔接过程的七个知识模块。

小编小结

综合七份讲义，可以提炼出一个重要观点：

现代芯片设计已经不是单一的电路设计问题，而是晶体管工艺、电路仿真、处理器架构、低功耗优化、IP集成、物理验证与制造测试相互协同的复杂系统工程。

先进工艺决定了晶体管能够提供怎样的性能与功耗基础；SPICE仿真帮助工程师预测电路的真实电学行为；RISC-V架构展示了如何利用处理器、存储器和外设构建完整的片上系统；低功耗方法则确保芯片在不同工作状态下能够有效控制能耗。

与此同时，随着芯片规模扩大和设计复杂度增加，单个功能模块的正确性已经不足以保证整个SoC能够成功制造。定制IP必须具备完整的行为、时序和物理模型，芯片顶层必须通过严格的LVS、DRC等验证，而DFT则需要在设计阶段就考虑制造完成后的故障检测问题。

这七份课程最有价值的地方，在于它们不仅解释相关技术的基本原理，还将理论与真实工程流程连接起来，涉及SPICE、Innovus、Calibre、Verilog、LEF、Liberty、GDSII以及RISC-V开发工具链等具体技术与工具。

整体而言，这是一组侧重芯片底层原理与工程实践的教学资料，尤其适合希望系统理解数字/模拟集成电路设计、SoC集成和芯片物理实现流程的工程技术人员。

需要注意的是，七份讲义编写于2019—2022年，主要体现当时的技术基础和工程方法，不能直接视为2026年最新工艺或EDA工具版本的技术指南。其价值更多在于解释底层原理与设计流程，而非追踪最新技术节点。

完整内容已放入星球，欢迎扫码加入学习~~

「半导体产业观察」公众号所有原报告文档都会归档星球，扫码加入「半导体产业观察」知识星球，构建你的专属半导体知识库！

作者尊重知识产权、部分图片和内容来源于公开网络，版权归原撰写发布机构所有，如涉及侵权，请及时联系删除。

END

喜欢文章的话请点赞、分享、收藏、爱心推荐，谢谢