接地不是＂接到地上＂ ,ADI这份重磅文档集里最值得反复读的 7 个细节

"接地无疑是系统设计中最为棘手的问题之一。"这是 ADI 那本《接地和去耦》（官方链接，可下载）文档集开篇的第一句话。它紧接着补了一句更扎心的：接地没有一个简明扼要、可以按步骤执行的方法来保证效果——但在某些细节上处理不当，一定会出问题。

这篇从 100 多页的文档集里，挑出工程师最常踩、也最常有争论的 7 个细节。如果只能记住一句话，记住 ADI 反复强调的那条总原则：

原则：想想——电流流向何处。

不是电流从哪里"流出"，而是它怎么流回源点。所有接地问题，本质都是返回路径问题。

01｜地是电流的回家路，不是原理图上那个符号

很多人默认：只要接到"地"，那里就是 0 V。ADI 用一个极简单的实验打破了这个幻觉——双层板上放一个电流源，一端通过过孔 1 接地，另一端用一条 U 形走线通过过孔 2 接地。直流电流在接地层里走电阻最小的路径，基本是一条直线；而交流电流走的是阻抗最小的路径，也就是环路面积最小的路径——它会死死贴着 U 形走线的正下方流动。实测中，即使频率低到 1～2 MHz，返回路径也已经在走线正下方了。

这个结论直接决定了另一件事：能不能随手拉一根导线当"地"。ADI 算过一笔账，非常值得背下来——1 英寸 #22 标准导线，电感约 20 nH、电阻约 1 mΩ：

• 数字信号压摆率 10 mA/ns 流过这 1 英寸，产生 200 mV 压降——对 2 V 满量程就是 10% 的误差，约"3.5 位精度"。注意：这是纯数字电路，它照样吃掉逻辑噪声裕量。
• 换成直流：100 mA 流过 1 英寸，压降 100 µV。16 位系统 1 LSB = 30.5 µV，这就是 3.3 LSB 的误差。

所以"用一根线把地连起来"在低速小电流时也许没事，一旦频率上去、电流上去，它就是一个实打实的误差源。布每一条信号线的时候，同时想清楚它的返回电流走哪一层、哪一条路径。

02｜AGND 和 DGND：数据手册没说错，是我们理解错了

几乎每个做混合信号的人都纠结过：ADC 上明明有 AGND 和 DGND 两个引脚，数据手册却说"在器件处将它们连在一起"，这不是和"模数地要在电源处单点相连"矛盾吗？

ADI 的解释一句话说清：引脚上的"模拟地""数字地"，指的是它连接到芯片内部的那一部分，而不是它必须连接到的系统地。更准确的理解是——DGND 其实是 IC 的"内部数字回路"。

为什么芯片内部不能把两者连起来？因为转换器的模拟部分无法耐受数字电流流经焊线时产生的压降，这个连接只能放在外部，而且要用最短的引线在器件引脚处直接相连，然后接到模拟地平面。

如果把 DGND 接到数字地平面，那么两个地平面之间的噪声 V_NOISE 就直接加在了 AGND–DGND 引脚两端——这正是芯片最怕的事。ADI 给了一条硬指标：两个地平面之间的电压不得超过 300 mV，否则 IC 可能受损。

配套的几个动作：

• 低数字电流的 ADC / DAC，整体当模拟器件对待：接地、去耦都到模拟地平面；
• V_D（数字电源引脚）串一颗铁氧体磁珠，再用 0.01～0.1 µF 陶瓷电容就近去耦到模拟地，让瞬态数字电流只在"V_D → 电容 → DGND"这个小环路里打转，不跑出来污染外部地；
• ADC 输出不要直接扇出到数据总线，加一级缓冲/锁存器隔离。典型 CMOS 栅极加走线约 10 pF 负载，1 V/ns 的边沿就是 10 mA 动态电流；串一颗 500 Ω 电阻把边沿放缓到约 11 ns，瞬态电流大幅下降。

03｜"要不要分地"：ADI 的官方答案是"通常不分离"

这可能是被问得最多的问题。ADI 的回答分两截：简单回答是"视情况而定"，详细回答是——通常不分离。

理由很直接：盲目分割接地层，只会增加返回路径的电感。V = L·di/dt，电感上去，电压噪声跟着上去；而转换器采样率越高，di/dt 只会越大——两头一起恶化。

正确的做法是分割电路，而不是分割地平面：让模拟电路和数字电路各占一个区域，转换器横跨在分区线上，公共连接点就在转换器下方。一整块连续的地平面依然提供最低的返回电感，而"星型接地"的效果靠布局分区来实现。

什么时候真的需要分离？只有一种情况：受尺寸或传统设计限制，脏的电源、高噪声数字电路必须放在某个区域，布局没法做干净的分割。这时才分离地平面，并且必须记住两点：

• 分离后的两地必须在某处用桥接点连回来，而且连接点要落在返回电流最合适的位置——通常就是转换器附近或下方。如果这个连接点能落在转换器上，那其实就不需要分离接地了。
• 多层板里，不要把高噪声数字电源层叠在模拟电源层上面。实测层间隔离约 60 dB：1 V 的高速数字信号会在相邻层耦合出 1 mV，对 2 V 满量程的 12 位 ADC 就是 2 LSB；分辨率提到 14 位，同样的耦合就变成 8 LSB。调试时如果频谱里出现来历不明的杂散，问题可能出在下面一层。

04｜割裂地平面：一个"看起来很合理"的错误

最常见的场景：两条走线要交叉，于是有人在关键信号线正下方把地平面切开，让另一条线从切口下方绕过去。

结果是两条回路的面积同时变大。对传导高频信号的路径 A，地平面开口上会出现感应压降——典型 ECL/TTL 信号下可能达到数百毫伏，足以影响 12 位、10 MHz 级转换器的性能。

更好的做法有三种，按优先级排：

• 用飞线把第二条信号线从第一根线和地平面上方跨过去。地平面天然成了两条信号线之间的屏蔽体，而且由于集肤效应，两路返回电流分别在地层的上、下表面流动，互不干扰；
• 直接上多层板。更贵、调试不如双面板方便，但能同时保住"信号可交叉"和"地平面连续"；
• 已经开了口，就补一根跨接线把开口桥上，让环路面积回到最小。

反过来说，割裂地平面也是一把双刃剑。ADI 举过一个正面的例子：100 mm 宽、0.038 mm 厚的地平面，15 A 的功率放大器电流流过时会产生 68 µV/mm 的压降，足以干扰共用这块板的精密模拟电路。这时主动割裂地平面、迫使大电流绕开精密区，反而是正确解法。

关键区别只有一个：割裂是为了改变大电流的路径（让它绕开敏感区），而不是为了给信号线腾地方。

05｜地环路：长距离传输的头号杀手

两个设备之间传数据，信号电缆的屏蔽层/地线是一条地连接，两个设备各自电源的安全地又是一条地连接——两条路径围成一个大环路天线。50/60 Hz 电源磁场是最常见的噪声源；因为地是低阻抗的，噪声电流往往相当可观：几百毫伏的噪声电压，可能驱动数安培电流在地环路里流动。

ADI 做过一个很直观的硬件实验：用互感器把 60 Hz 信号耦合进接地环路，用可调串联电阻控制环路电流。结果，当外设地电位比集线器地高出 1 V rms 以上时，两个被测 USB 外设一致地失去通信；换上 USB 隔离器把电缆的地连接断开后，通信立刻恢复。

结论很直接：单点接地能预防环路，但很多接口本来就要求收发两端共地，这时唯一根治的办法是电流隔离——让信息过去，让电流过不去。

• 光耦
  ：成熟便宜，但传播延迟大，只适合低速，多路使用时功耗和板面积都不友好；
• 数字隔离器
  ：CMOS 工艺，容性或磁性耦合，延迟小、集成度高。USB 这类双向接口没有独立的方向控制信号，分立方案要外挂 SIE 走 SPI，板面积和驱动都得改；用单芯片 USB 隔离器（如 ADuM3160，2.5 kV 隔离栅）则不用改主机和外设的任何驱动。

RS-232、RS-485、CAN 这些接口同样吃这一套。隔离除了断环路，还顺带解决了操作员安全和设备保护。

06｜开关电源的 AGND 与 PGND：两个流派，没有标准答案

做开关电源的人都会遇到这个问题：稳压器芯片上同时有 AGND（有的叫 SGND）和 PGND，到底怎么接？先分清楚：

• PGND
  ：大脉冲电流流经的地——功率管电流、驱动级电流；
• AGND
  ：信号地，内部基准电压、软启动、使能都参考它，必须非常安静。

围绕这两个地，业界确实存在两个流派，ADI 也明确说"专家意见产生了分歧"：

• 流派一：在各自引脚旁就近相连。
  两个引脚之间的电压偏移小，能保护芯片免受干扰和损坏；整板的其他地以星型拓扑汇聚到这个公共点。
• 流派二：分成两个独立地平面，在某一点相连。
  干扰被限制在 PGND 区域，AGND 保持干净；但脉冲电流瞬变时，引脚两侧可能出现明显电压偏移，严重时芯片无法工作甚至损坏。

ADI 的结论很务实：这本质是权衡，取决于 IC 自己的设计——开关速度、功率等级、焊线和封装的寄生电感、工艺的闩锁风险。所以最稳的做法是直接照抄制造商评估板的接法（那是他们实测过的配置），同时理解背后的原理，因为厂商的示例电路也可能出错。

无论哪个流派，有两件事是共通的：

• 认清两个高频电流环路：Q1 导通时的输入回路（CIN–L1–Q1），Q1 关断时的输出回路（CIN–L1–D1–COUT）。把这两个环路的元件相互靠近、用短而宽的引线连接，寄生电感最小、振铃最小，大电流被锁死在功率区，不会窜进低噪声电路。
• 看清反馈的参考点：输出电压由基准、电阻分压器和输出电容共同设定，这三者的地必须处于同一电位。分压电阻要靠近 FB 引脚，REF 旁路电容的地要接到安静的低噪声参考地。

07｜运放的"第四引脚"：40 µV 是怎么毁掉一个精密电路的

教科书里的运放有三个引脚。但输出电压总要相对于某个点测量，输出电流也必须有地方流回去——所以运放其实有第四个引脚。多数 IC 运放并没有专门的"地"引脚，这个第四引脚就是电源引脚。

这意味着一件事：电源引脚在放大器带宽内必须保持低阻抗，否则它就是信号路径的一部分。很多 IC 放大器的内部积分器以负电源为参考，于是出现一个反直觉的结论——这类放大器低频 PSRR 很好，高频负电源抑制却接近零。高速大信号电路可以通过负电源线的公共阻抗，与隔壁的低电平电路"通话"。

接地误差的账是这样的：放大器驱动 2 kΩ 负载、10 V 输出摆幅，负载电流约 5 mA。如果电源地接在 A 点，这段负载电流会与输入信号共用 15 cm 的 22 号地线（约 8 mΩ），在输入回路里串进约 40 µV 的误差。对开环增益数百万的精密运放，1 µV 出头的输入就能撑起 10 V 输出——40 µV 直接把增益误差放大 32 倍。更糟的是，这个误差是正反馈：闭环增益很大时，电路可能闩锁或振荡。

解法简单得可疑：把电源地改接 B 点，让负载电流绕开输入回路返回。级联时同理——让输出电流经辅助负载和电源公共地回去，信号公共地上只留放大器的输入电流，影响可以忽略。

还有一条容易被忽略的原则：运放应当去耦到它输出信号的基准点。如果放大器本身去耦不当，后面用减法器或仪表放大器去抑制共模地噪声，效果也会被抵消。

写在最后：一张接地自查清单

ADI 在文档集结尾反复说：不存在能避免所有问题的通用接地方法，唯一的通用规则是注重细节。把这本 100 多页的文档集压成一张表，就是下面这几条：

□ 布每条信号线时，想清楚它的返回电流走哪里；高频返回电流贴着走线正下方

□ PCB 至少留一层完整接地层，所有 IC 地引脚直接焊到地平面

□ 元件分区优先于分割地平面；真要分地，桥接点放在转换器附近或下方

□ AGND / DGND 在器件引脚处用最短引线相连，接到模拟地平面；两地平面电位差 < 300 mV

□ 转换器输出加缓冲 / 串阻，别直接扇出到总线

□ 信号线不要跨越地平面开口；无法避免时补跨接线或改多层板

□ 层叠时别把噪声电源层叠在敏感层上方；敏感层下方那一层也要检查

□ 裸露焊盘（引脚 0）按"分层复制 + 棋盘分割 + 过孔填充"处理，焊接不良常常就是性能欠佳的原因

□ 长距离传输的地环路用电流隔离根治，而不是靠滤波硬扛

□ 开关电源先分清 PGND / AGND，两个功率环路元件相互靠近，再照抄厂商评估板

一句话收尾：地不是垃圾桶，是所有电流的回家路。把回家路修好，噪声自然就少了。

ADI 《接地和去耦》，官方链接，可下载

相关阅读——

PCB中的DGND、AGND、SPGND 三个地怎么处理？工程师与TI 原厂答问答全记录  

AGND和DGND到底该不该分开？TI这篇4千字长文终于讲明白了

参考资料：ADI《接地和去耦》文档集，含《良好接地指导原则》《AGND 和 DGND 接地层应当分离吗？》《高速 ADC PCB 布局布线时的去耦和接地》《IC 放大器用户指南》《在哪里连接开关稳压器的接地层？》《如何利用功能隔离断开接地环路》《开关型调节器的接地方法》等。