从软件仿真走向硬件加速仿真

欢迎投票，也欢迎留言说说你们项目中的实际切换点：是 RTL 仿真跑不动时，还是系统级软件必须提前启动时？

在 SoC 验证中，软件仿真仍然是基础方法。它可控、可观测、调试方便，适合模块级、子系统级和大量功能场景验证。但当设计规模扩大到完整 SoC，尤其需要启动固件、跑驱动、进入操作系统甚至执行真实应用时，传统 RTL 仿真的速度会变成明显瓶颈。此时，硬件仿真、FPGA 原型和其他硬件辅助验证平台，开始从“高级配置”变成项目进度中的关键工具。

1. 为什么纯 RTL 仿真会慢？

RTL 仿真的优势是精细。每个时钟、每个信号、每个事件，都可以在仿真器中被记录、追踪和分析。对于功能验证工程师来说，这种可见性非常重要：断言失败可以定位，波形可以展开，coverpoint 可以统计，testbench 行为也可以逐层检查。

但这种精细度也有代价。完整 SoC 的状态空间非常大，内部模块多、总线复杂、存储层级深，还可能包含多个处理器核心、外设、DMA、缓存、一致性协议和安全模块。若要在 RTL 仿真中启动 Linux，时间可能不是“小时级”，而是“天级”。这并不一定说明仿真器不好，而是验证对象已经进入了系统级复杂度。

2. 硬件仿真解决的核心问题是什么？

硬件仿真平台的价值，首先是速度。相比纯软件 RTL 仿真，硬件辅助平台可以把设计映射到专用硬件或 FPGA 资源上运行，使系统级场景能够在更接近真实硬件速度的环境中执行。对于固件启动、驱动 bring-up、操作系统启动、长时间压力测试和软硬件协同验证，这种速度差异非常关键。

它解决的不是“所有 bug”，而是另一类问题：只有在系统长时间运行、真实软件栈参与、多个模块交互之后才会暴露的问题。例如中断顺序、DMA 配置、缓存一致性、外设初始化、boot flow、低功耗状态切换、错误恢复路径等。这些场景在 RTL 仿真中也能建模，但成本往往太高。

3. 为什么硬件仿真不是万能答案？

硬件仿真快，但并不意味着简单。首先是成本问题。平台采购、使用排期、编译时间、容量规划和工程支持都不便宜。对于小规模项目或早期模块验证，直接上硬件仿真未必划算。

其次是调试可见性问题。在软件仿真中，工程师可以方便地打开波形、查看层级信号、追踪 testbench 与 DUT 的交互。但在硬件仿真或 FPGA 原型中，信号可见性通常需要提前规划。想看哪些内部信号，可能要在编译前插入探针；想扩大观测范围，可能又要重新编译。速度提升了，但调试自由度下降了。

第三是验证方法不同。硬件仿真更适合系统级运行和长场景覆盖，不适合替代所有细粒度 RTL 调试。很多 bug 仍然应该在 RTL 仿真阶段被发现，否则带到硬件仿真平台上，定位成本可能更高。

4. 四种切换策略各有什么含义？

• 项目第一天就开始，尽早左移

这代表一种非常积极的 shift-left 策略。团队会尽早准备可综合 RTL、基础软件、编译脚本、transactor、外设模型和调试基础设施。优点是软件团队可以提前介入，系统问题更早暴露。缺点是前期投入大，对流程成熟度要求高。

• 只在操作系统启动阶段使用

这是很多 SoC 项目中较常见的做法。模块和子系统问题仍然依赖 RTL 仿真解决；当软件栈进入固件、bootloader、kernel 和 driver 阶段后，再切到硬件仿真或 FPGA 原型。它的优势是资源使用更聚焦，适合验证软硬件协同场景。

• 从不用，成本太高

有些团队可能因为预算、项目规模、工具资源或设计复杂度，仍然主要依赖 RTL 仿真和后续硅后验证。这种选择并非一定错误，但风险在于系统级问题可能暴露得更晚。一旦问题涉及硬件架构、寄存器定义、外设行为或启动流程，后期修复成本会明显升高。

• 只在后硅阶段才使用

这更像是一种保守策略：前期用仿真完成大部分功能验证，真正的系统级软件运行留到芯片回来之后再做。它节省了前期硬件辅助平台投入，但把一部分系统风险推迟到了后硅。如果项目对 tape-out 质量、软件提前交付或上市时间要求很高，这种策略可能代价较大。

5. 真正的问题是“交接点”在哪里

仿真和硬件仿真不是互相替代，而是分工不同。RTL 仿真适合发现设计逻辑错误、协议错误、边界条件问题、断言失败和覆盖率缺口。硬件仿真适合验证系统启动、软件执行、长时间运行、多模块交互和真实工作负载。FPGA 原型更适合软件开发、性能观察和接近真实环境的系统验证。

因此，团队需要明确交接点：哪些问题必须在 RTL 仿真中关闭？哪些场景应该转到硬件仿真？哪些测试适合放到 FPGA 原型？如果这个边界不清晰，硬件仿真可能变成昂贵的“慢调试平台”；如果边界设计得好，它就会成为系统级风险提前暴露的加速器。

硬件仿真是否必要，取决于项目规模、软件复杂度、验证目标和风险承受能力。对于简单模块，它可能是奢侈品；对于复杂 SoC、长启动流程和软件深度参与的芯片，它往往是必要工具。真正成熟的验证流程，不是把所有任务都推给仿真器，而是在 RTL 仿真、硬件仿真、FPGA 原型和后硅验证之间建立清晰分工。

END

《EDA网院》出品 · 与全球工程师一起探索芯片的世界