引子

2017年，一个名不见经传的马来西亚华人走进白宫，坐在特朗普对面，提出了一笔震惊硅谷的交易，1300亿美元收购全球最大的手机芯片公司高通。

这个人叫陈福阳。他不是工程师出身的创业者，没有一个在车库里改变世界的故事。他学机械工程，读哈佛MBA，在通用汽车和百事可乐做过财务高管，四十岁才进入科技行业。

他的方式不是发明，是整合。买下被低估的公司，裁掉冗余，聚焦核心，然后寻找下一个目标。

这笔收购最终被特朗普以国家安全为由签署行政令强行叫停。

而此前一年，他刚刚完成了一场以小吃大。带领规模更小的安华高科技，以 370亿美元并购了历史更悠久的博通，重组裁员，整合资产，将公司更名为博通有限，推上全球第五大半导体厂的位置。

陈福阳治下的博通，从不追热点，也从不站在聚光灯下，不造手机，不造电脑，甚至不造那些被反复讨论的AI芯片。

博通做的事情更底层，也更难被替代。当全世界的数据中心为了训练更大的模型、连接更多的 GPU 而疯狂扩张时，支撑这一切运转的网络芯片、定制硅片和光互联技术，有相当大一部分来自这家公司。

这就是博通。一家你可能从未听说过名字、却几乎每天都在间接使用其产品的公司。

一、AI 计算设施的硬件架构与博通业务概述

博通主营业务

如果把当下 AI 产业比作一场大规模基建运动，OpenAI 和 Anthropic 是施工方，英伟达卖的是挖掘机，那博通 Broadcom 做的事情更接近于修路，而且是那种没有博通就根本无法开工的主干道。

博通的主营业务分为两块，

1）半导体解决方案；

2）基础设施软件。

在 AI 浪潮中，真正让它身价倍增的是前者，尤其是网络通信芯片和定制 ASIC 两条产品线。

训练千亿参数的大语言模型，需要成千上万张GPU同时协作。这些 GPU 之间需要持续、高速地交换梯度数据。

每完成一轮反向传播，整个集群就要做一次全局同步，数据动辄以 TB 计。

这种通信对延迟极度敏感。AI 训练采用严格的同步并行架构，整个集群必须等最慢的那个数据包到位才能进入下一轮计算。哪怕网络里出现一次微小的丢包，上万张 GPU 就得集体空转等待。

这正是博通网络芯片的核心价值所在。

Tomahawk 系列交换芯片主导 AI 数据中心的高速骨干网络，Tomahawk 5单芯片吞吐量达 51.2 Tbps，专为超高带宽场景设计。

Jericho 系列则侧重处理 AI 训练中常见的微突发流量。通过硬件层面的流量控制机制，从电路逻辑上杜绝缓冲区溢出，实现物理层的无损传输，而非依赖软件协议的事后重传。

目前，在以太网路线的 AI 数据中心网络中，博通的商用交换芯片占据绝对主导地位。唯一构成竞争的是英伟达主导的 InfiniBand 方案，但整个行业除英伟达自身外，正在大力推动以太网替代路线，这恰恰是博通的主场。

除通用网络芯片，博通还承接科技巨头的定制芯片业务。

谷歌的 TPU、Meta 的 MTIA，这些公司负责设计芯片的计算逻辑，博通则负责把设计图变成真正能量产的芯片，与台积电协同完成 CoWoS 等先进封装的硅中介层布线与热设计。

这项业务的技术壁垒在于博通长期积累的模拟电路能力。以 SerDes 为例，在单通道 112G乃至 224G的传输速率下，信号在 PCB 上的衰减和串扰极为严重，博通通过 PAM4 调制结合片上 DSP 前向纠错与均衡算法解决这一问题。

这类经验型的硅片设计能力，不是短期内可以复制的。

ChatGPT 和 Claude 这类大模型是产业链的最顶端，跑在英伟达 GPU 或谷歌 TPU 搭建的算力集群上。

而这些算力集群能够高效运转，依赖的正是博通的网络芯片和定制 ASIC 能力。

博通不造 GPU，不训练模型，不面向终端用户。但只要 AI 对算力的需求还在增长，GPU 和 TPU 的规模还在扩张，博通的网络芯片就有确定性的需求。这是它在AI时代最核心的商业逻辑。

二、数据中心网络交换芯片设计

计算机通信协议：以太网

以太网是计算机通信底层规则，负责三件事：

1）给每台设备分配 MAC 地址；

2）把数据打包成标准格式；

3）再通过网线把信号发出去。

就像快递系统，以太网确保包裹贴对地址、装对箱子、走对路线。

在 AI 训练集群，GPU 算完一批数据，要把结果传给其他 GPU 继续计算。这些数据先被网卡封装成以太网帧，然后通过光纤送到交换机。

交换机读取地址，在微秒级别把数据转发到目标服务器。整个过程中，以太网就是通信底层规则。、

以太网为通用局域网 LAN 设计，核心是兼容性、大规模扩展和弹性。

以太网这么普及，为什么英伟达要研发 InfiniBand？

根本原因在于设计理念的差异。

以太网是让尽可能多的设备连网，哪怕偶尔丢几个数据包也没关系，反正上层软件会重传。

但 AI 训练不一样，上万个 GPU 要频繁同步参数，任何一个节点卡住，整个集群都得等。偶尔丢包成了致命问题。

InfiniBand 是为超算设计的，用硬件机制保证数据绝不丢失。发送端会先确认接收端有足够的缓存空间，确认了才发送。

此外，InfiniBand 原生支持 RDMA，允许一台服务器上的 GPU 直接读取或写入另一台服务器 GPU 的内存。这个过程完全绕过 CPU、操作系统内核和复杂的网络协议栈，将延迟降至微秒级。

虽然以太网也有基于以太网的 RDMA，但在大规模部署稳定性上，一直不如原生 InfiniBand 成熟。

英伟达并非自己从零研发了 InfiniBand。2020年，英伟达斥资69亿美元收购了以色列公司 Mellanox，该公司是全球 InfiniBand 技术的绝对霸主。通过收购，英伟达具备了提供全栈AI基础设施的能力。

英伟达不仅卖 GPU，还卖服务器内部互联的 NVLink 技术，以及跨服务器互联的 InfiniBand 网卡和交换机。

如果客户使用定制化程度极高的 InfiniBand 网络，客户在扩容和后续升级时，将高度依赖英伟达的技术支持和硬件迭代。

不过英伟达也没完全排斥以太网。面对微软、Meta 这些不愿被单一厂商绑定的大客户，英伟达推出了 Spectrum-X 以太网平台，试图在通用标准和极致性能之间找到平衡点。

所以，以太网为什么要丢数据包？

网络设备缓存有限。多台设备同时往同一个端口发数据，交换机内部缓存瞬间满载。这时候要么把新来的数据扔掉，要么排队。

排队听起来人性化，但实际更糟。如果让数据在交换机里排队几秒钟，那这份数据到达时早就失去意义。

迟到的参数，都不如直接重传来得快。所以以太网干脆把丢包当作拥塞信号，上层的 TCP 协议检测到丢包，会主动降低发送速度，让整个网络自我调节。

这也是为什么在 AI 训练场景里，InfiniBand 底层不丢包设计很关键。因为 TCP 重传不仅要消耗算力，重走一遍网络还会带来不可控的延迟。

而这正是大规模并行计算最忌讳的。

博通 Tomahawk、Jericho 与以太网的关系

以太网本身只是一套通信规则。真正负责执行的，是交换机内部的 ASIC。

博通的 Tomahawk 和 Jericho，就是目前市面上主流以太网交换机 ASIC。思科、Arista、戴尔的数据中心交换机，拆开来看，处理数据包的核心大多是这两款芯片。

但博通不只是把以太网规则原样执行一遍。面对 AI 训练集群的极端要求，这两款芯片在硬件架构上对传统以太网做了针对性改造。

Tomahawk 的方向是极致吞吐、极低延迟。最新 Tomahawk 5 单芯片集成了 512个高速 SerDes 通道，总吞吐量达到51.2 Tbps。

这种单点处理能力，意味着一台交换机可以直接连接更多的 GPU 服务器，整个网络拓扑因此可以做得更扁平。

数据从一个节点到另一个节点，中间经过的交换机层级更少，端到端延迟稳定控制在 400纳秒以内。

Jericho 核心是无损传输、不丢一个包。首先，把进来的数据帧切成固定大小的信元，实时评估所有链路的负载，均匀分发出去，从根本上消除哈希冲突导致的局部拥塞；

第二，通过基于信用的流量控制机制，只有当接收端确认有足够缓存空间，发送端才会放行数据，同时外挂大容量 HBM 作为深缓存，在流量洪峰时兜底暂存而不是直接丢弃。

两相结合，Tomahawk 解决了数据怎么跑得更快的问题，Jericho 解决了数据怎么跑得不出错的问题。

英伟达 InfiniBand 之所以长期被认为更适合 AI 集群，本质上是因为以太网的这两块短板：带宽利用率不够高、大规模部署容易丢包。

博通通过这两款芯片在硬件执行层面补上了这两个缺口，让以太网在性能指标上逐渐逼近 InfiniBand，同时保留了以太网生态兼容性强、采购成本低的优势。

这也是为什么微软、Meta 这些不愿被英伟达全栈绑定的大客户，正在把赌注押在以太网路线上。

三、AI 定制计算芯片 ASIC 工程实现

为什么其他厂商很难撼动博通

Marvell、思科 Silicon One、英伟达 Spectrum都是博通的竞对，但在商用交换芯片领域，博通长期占据 80%以上的份额。竞争者有，但始终无法构成实质威胁。

1）模拟电路的积累无法速成

交换芯片的性能瓶颈，很多时候不在数字逻辑，而在 SerDes——负责把芯片内部的并行信号转换成可以在光纤或铜缆中高速传输的串行信号，再在接收端还原回来。

在单通道 112G 乃至 224G 速率下，信号在物理介质中的衰减、串扰和噪声会严重到几乎无法处理。

设计能在这种条件下稳定工作的 SerDes 电路，依赖大量无法文档化的工程经验，本质上是靠无数次失败换来的。

博通在这方面的积累已经形成了代际优势。

当其他厂商还在艰难调通 112G SerDes 良率的时候，博通已经在大规模量产 224G。没有顶级 SerDes，数字逻辑设计得再漂亮，数据也出不了芯片。

2）软件生态的切换成本

思科、Arista 这些交换机厂商，以及微软、Meta 等云厂商自研的交换机系统，底层驱动代码与博通 SDK 的绑定已经持续了十几年。

要换用其他厂商的芯片，意味着重写几百万行底层代码并重新测试。只要博通的产品不出大问题，没有客户愿意承担这个风险。这种惯性，比任何专利壁垒都更难打破。

3）规模经济的单向碾压

设计一颗 5nm 工艺的顶级交换芯片，仅流片成本就可能高达数亿美元。

博通凭借80%的市场份额，可以把这笔研发成本摊薄到上千万颗芯片上，利润丰厚，又能持续投入下一代研发。

挑战者面对的是另一种处境。同样要砸几亿美元，但初期没有客户规模，单颗芯片成本居高不下，卖不动就无法回笼资金。

过去十年，硅谷出现过数十家试图切入以太网芯片的创业公司，最终要么耗尽融资倒闭，要么被低价收购后逐渐边缘化。

4）永远快半步的迭代节奏

博通在 Tomahawk 和 Jericho 维持着 18到 24个月带宽翻倍的节奏，几乎从不跳票。

竞争对手花几年时间做出 25.6 Tbps 芯片，终于追上的时候，博通已经在当天开始批量交付 51.2 Tbps 的下一代产品。这种持续被压一头的处境，会直接摧毁竞争者的融资逻辑和客户信心。

5）向光学延伸的先发优势

随着网络速率持续提升，铜缆已经接近物理极限，AI 集群对光互联的依赖越来越深。

博通正在推进共封装光学 CPO，将光电转换引擎与交换芯片直接封装在同一基板上，进一步降低功耗和延迟。

同时具备顶级芯片设计能力、光电器件能力，又能搞定 2.5D/3D 先进封装量产良率的厂商，目前市场上屈指可数。

综合看来，博通的竞争壁垒不是某一项技术上的领先，而是模拟电路积累、软件生态绑定、规模经济飞轮和持续迭代执行力的多重叠加。

所以，什么是 SerDes？

SerDes 是 Serializer/Deserializer 的缩写，中文直译是串行器/解串器，是博通底层护城河。

芯片内部信号传输靠的是并行，几十条、上百条线同时跑数据。但芯片和芯片之间、服务器和服务器之间，不可能拉一根包含几百根芯线的巨型线缆，电磁干扰、体积、成本都不允许。

SerDes做的事情，就是把这两个世界衔接起来。发送端把内部宽总线的并行数据压缩成一路高速串行信号发出去，接收端再把这路信号还原成并行数据交给芯片内部处理。

信号在物理世界里会变形

现代 AI 数据中心要求单根通道的传输速率达到 112Gbps 甚至 224Gbps。也就是，每秒在一根线上传输 1000亿到 2240亿个 0和 1。

在这个频率下，数字信号进入铜线或 PCB 走线后，走不了几厘米就会严重衰减变形。原本方方正正的脉冲信号，变成一团模糊的波形。速率越高，变形越严重。

接收端要做的，是从这团几乎失真殆尽的波形里，准确还原出原始的 0和 1，且误码率要接近于零。

硬件怎么解决这个问题

发送端在信号出门前就开始预处理。把容易衰减的高频部分电压拉高，提前补偿好。

接收端的工作更复杂。

信号进来后，先经过连续时间线性均衡器（CTLE）放大，专门针对高频衰减做逆向补偿；再经过决策反馈均衡器（DFE）消除码间干扰。前一个脉冲的能量拖尾会干扰当前的判决，DFE 记录历史数据，算出干扰量并减掉。

最后，时钟与数据恢复电路（CDR）从数据流本身的跳变沿里提取出时钟信号，找到眼图张开最大的采样点，完成最终判决。

整个接收端是数字逻辑和模拟电路的混合体，每一级都要在毫伏量级的微弱信号上完成极精密的操作。

早期 SerDes 用 NRZ 调制，两种电压电平分别代表 0和 1，每个符号传 1比特。带宽需求增长后，单纯提高时钟频率遇到了物理天花板，行业转向 PAM4。

用四级电压代表00、01、10、11，每个符号传 2比特，同样的波特率下吞吐量翻倍。

代价是信噪比大幅下降。原本两级电压之间有宽裕的判决空间，四级电压把这个空间切成了三份，每份只有原来的三分之一。接收端的模拟前端需要更高的灵敏度和更低的底噪才能正确区分这四个电平，对 CTLE 和 DFE 的设计要求随之骤然提升。

为什么只有少数公司能做

SerDes 难点不在数字逻辑，而在模拟电路。CTLE 频率响应曲线、DFE 抽头系数、CDR 锁相精度，这些参数的调优高度依赖工程经验，很多知识无法完全文档化，只能靠大量流片和失败积累。

加上高密度交换芯片里集成了五六百个 SerDes 通道，相邻通道之间的串扰需要精确的三维电磁场仿真才能控制住，封装设计的复杂度又上一个台阶。

全球能稳定量产 112G 商用 SerDes 的公司，一只手数得过来。

博通已经在大规模出货 224G版本。这个代差，是博通在网络芯片领域护城河最坚实的那块基础。

博通的第二道护城河：定制芯片业务

随着谷歌、Meta 等逐渐摆脱对通用 GPU 架构的单一依赖，转而自研专用 AI 芯片，博通成为不可或缺的工程伙伴。

客户负责定义计算架构，神经网络指令集、矩阵乘法单元的设计逻辑、以及上层软件栈。博通承担从逻辑综合到物理实现的后半段工程，包括物理版图综合、时序收敛、内存接口设计，以及芯片间高速互联协议的物理层实现。

谷歌第七代 TPU Ironwood 是这种合作模式的代表性案例，其底层芯片互连网络和内存子系统均深度依赖博通的协同设计与IP支持。

SerDes 的角色

定制芯片，I/O 接口带宽直接决定计算芯片能否充分发挥算力。

博通的 112G 和 224G SerDes IP 是关键构建块，负责将芯片内部并行信号转换为高速串行信号对外传输，并在接收端还原回来。

SerDes 性能上限直接约束芯片的对外通信能力。高效的外部 I/O 占用更少的芯片面积和热预算，这部分节省出来的空间可以用于集成更多的内存控制器接口，提升芯片本地可用的高带宽内存容量。

此外，在基于 CXL 协议远端内存扩展架构中，计算芯片突破本地封装限制、访问外部内存池的能力，同样依赖高速 PCIe SerDes 支撑。

先进封装：把多颗芯片整合成一个系统

传统的 2.5D 封装方案通过硅中介层将逻辑芯片与 HBM 内存并排连接，依靠硅通孔（TSV）传递信号。

这一方案在相当长时间内是行业主流，但随着互联密度要求持续提升，TSV 的寄生电容和电阻开始构成性能瓶颈。

博通的 3.5D XDSiP 平台在此基础上更进一步。

采用混合铜键合技术，将两层有源逻辑裸片直接面对面垂直叠合，无需中间凸块，信号路径大幅缩短，寄生效应基本消除。

与传统 TSV 方案相比，这种面对面键合架构的裸片间互联密度提升约 7倍。在一块约 4700平方毫米的基板上，该平台可同时集成计算逻辑、最多 12个HBM3/HBM4 内存堆栈以及高速 I/O 芯片，为超大规模AI模型提供充足的算力与内存带宽。

领先的 SerDes IP、深厚的物理设计经验、以及前沿的封装技术，构成了博通在定制芯片业务上的核心壁垒。