ARTICLE · 1308404
SiC Cascode JFET 在AI电源中的应用与分析
AI服务器电源正在向高压化及高功率密度方向全面变革，第三代半导体SiC（碳化硅）和GaN（氮化镓）器件提供了关键技术支撑。目前SiC 器件包括SiC MOSFET 和 SiC JFET，SiC JFET相对SiC MOSFET具有更高的开关速度和更低的导通电阻，能够显著提升电源转换应用的效率与功率密度，但是SiC JFET 是常开器件，无法直接应用于高频开关拓扑中，需要与常闭型硅LV MOSFET级联成SiC Cascode JFET 使用，这样就给SiC JFET 栅极回路引入了额外的寄生参数，为高速开关带来了不稳定因数，所以更推荐使用在软开关拓扑。AOS 同时布局了SiC MOSFET 和SiC Cascode JFET，持续为未来数据中心提供高效和经济可行的方案。
关键字：AI, Server, SiC Cascode JFET
*本篇"SiC Cascode JFET 在AI电源中的应用与分析"的作者为AOS应用工程经理朱礼斯先生，发布于2026年10月30日，以下是文章全部内容。
简要概况
虽然海外和国内都在积极布局第三代800V HVDC服务器电源，但是目前第一代和第二代服务器电源仍然是绝对主力。AIDC的核心设备（如高端GPU、高速内存）价格依然高起，同时技术路线的快速切换（如从传统UPS向HVDC演进）也可能带来不确定性，这些都对产业链的协同能力提出了巨大挑战。即使到2030年，第一代和第二代服务器电源占比仍然会保持在70%以上。所以目前客户在持续加码第三代HVDC服务器电源的同时,也在不停优化传统第一代和第二代服务器电源。
图｜第一代服务器电源
第一代服务器单相PSU前级使用传统Boost PFC 拓扑，之前使用Si SJ(Super Junction)MOSFET，为了进一步提高效率，可以使用SiC MOSFET 和SiC Cascode JFET替代，降低导通和开关损耗。
图｜单相PSU PFC级拓扑
SiC MOSFET 技术更加成熟，应用生态更加完善，在硬开关拓扑中更加稳定和可靠。但是由于单相PSU已经无重复开发必要，所以快速从Si方案迁移到SiC方案，SiC Cascode JFET是更加合适的选择，无需更改驱动方案的同时，能进一步降低系统成本。但是单相PSU Boost PFC属于硬开关拓扑，直接替换需关注开关过程振荡的问题。
图｜SiC MOSFET 和SiC Cascode JFET性能对比
SiC Cascode 开关振荡分析
碳化硅（SiC）属于宽禁带（WBG）半导体，与硅器件相比具有更小的Rdson*A，更大的跨导和更小寄生电容，所以拥有更低的导通损耗和开关损耗，更高开关频率,能满足AI服务器电源高效率和功率密度的需求。但是快速开关特性和更低的内阻，产生更加严重的欠阻尼自然振荡。以双脉冲电路为例，当下管关断时，功率回路中等效寄生电感Ld与漏源寄生电容Cds发生阻尼谐振，存储在寄生电感Ld上的能量消耗在回路等效寄生电阻Resr上，与此同时，栅极的寄生电感Lg与寄生电容Cgs发生阻尼谐振，存储在寄生电感Lg上的能量消耗在栅极电阻Rg上，主回路和栅极振荡回路与关断波形如下图所示。
SiC Cascode JFET应用在半桥拓扑中比SiC MOSFET更容易发生如下图所示的自持谐振，这在系统中是不允许发生的情况，开关管会在短时间堆积大量的热量并失效。作为一种复合器件，SiC cascode JFET包含更多的寄生电容和电感，并且其开关过程比 MOSFET这种单一功率开关更为复杂，所以在使用SiC cascode JFET必须仔细考虑以确保 cascode 的正常工作。
图｜双脉冲电路简化模型和关断波形
图｜SiC Cascode JFET 自持谐振波形
1
自持振荡
谐振腔如果没有持续注入能量，能量很快会被谐振腔的电阻吸收衰减，上图关断波形就是常见的阻尼二阶谐振。自持谐振是栅极环路和功率环路持续振荡而不衰减，栅极环路和功率环路单个周期注入的能量要大于等于消耗的能量。功率回路持续注入能量就需要SiC Cascode JFET 每个振荡周期开通给环路注入电流，而栅极此时处于关闭状态，如果打开就需要栅极回路振荡的电压超过Vth值，且持续时间足够注入持续功率回路谐振所需要的能量，同时功率回路回馈（耦合）给栅极回路的能量要持续且充足。可以从上图SiC Cascode JFET 关断自持振荡的第一个周期看出，Vgs振荡的峰值电压需大于Vth。下图为SiC Cascode JFET 和SiC MOSFET等效电路，包括所有寄生电感和电容。可以看到SiC MOSFET 栅极回路通过Miller电容 Cgd与功率回路耦合。SiC Cascode JFET 栅极回路不仅通过Miller电容 Cgd2与功率回路耦合，同时与功率回路直接共享寄生电感Lsd和LV MOSFET 寄生电容 Cds2，而LV MOSFET 通过Miller电容 Cgd1与功率回路耦合。所以SiC Cascode JFET 栅极回路更容易受到功率回路谐振的影响。下图为SiC MOSFET 和SiC Cascode JFET在相同条件下关断时仿真波形，可以看到JFET的栅极回路谐振更加剧烈，在第一个谐振周期就超过了Vth，且持续时间很长，然后发生了自持谐振。
图｜SiC Cascode JFET和SiC MOSFET 等效电路
图｜SiC MOSFET 关断仿真波形
图｜SiC Cascode JFET 关断时发生自持谐振
2
参数分析
以下表格是SiC MOSFET和SiC Cascode JFET有关关断时自持谐振的一些重要参数对比。可以看到SiC Cascode JFET 相关参数更容易造成自持谐振。
首先SiC MOSFET 使用0V关断时，关断时稳定电压为0V，而沟道开通电压为Vth，有一定的裕量，而SiC Cascode JFET 关断时，JFET栅极电压约等于Vth ，几乎没有裕量，栅极谐振极易造成JFET沟道开通，进而造成LV MOS同步开通。由于SiC Cascode JFET是LV MOS和SiC JFET级联的复合器件，栅极杂散电感相比SiC MOSFET更大。关断栅极Rg能够起到阻尼作用，抑制栅极谐振.SiC JFET 栅极直接与LV MOS源极连接，无外部栅极电阻，抑制谐振的能力非常差，而SiC MOSFET栅极外部会额外增加栅极电阻，与内部栅极电阻同时抑制谐振。JFET 比 MOSFET跨导gm更大，器件由于栅极谐振超过Vth时，注入的电流ΔIds= gm*ΔVgs 更大，单位时间注入谐振腔的能量就越多。
为了减小SiC Cascode JFET自持谐振的风险，就需要降低关断时JFET栅极回路谐振腔存储能量。而Lgj，Lsd，Cdslv，Cgdj，Vthj和Rgj都是器件本身固有参数，无法进行改变。所以只有降低器件的关断dv/dt ，从而降低关断时给栅极回路注入的米勒电流Imiller = Cgd*dv/dt。
3
RC吸收电路
影响SiC Cascode JFET关断dv/dt，有关断时漏源电流Isd，功率回路中的寄生电感Lσ，和关断时栅极电阻Rg。SiC Cascode JFET由SiC JFET和LV MOSFET级联，开关由LV MOSFET进行控制。下图为SiC Cascode JFET器件等效电路，由于等效栅源电容Cgd非常小，无法通过增加LV MOSFET栅极电阻，有效降低SiC Cascode JFET关断时的dv/dt。目前RC吸收电路是最常用的降低SiC Cascode JFET关断时的dv/dt的方案。
图｜SiC Cascode JFET 器件等效电路
图｜SiC Cascode JFET 和RC吸收等效电路
RC吸收电路中电容C可以将原有JFET米勒电流分流，同时降低关断时的dv/dt ，电阻R可以快速抑制吸收功率回路振荡，降低关断时功率回路通过SiC JFET栅源电容Cgdj耦合进栅极回路能量。
系统测试
下图为AOS设计的单相PSU PFC Boost Demo板，使用750V/18mΩ AOS SiC Cascode JFET AOM018V75C1作为主开关,同时RC吸收电路使用300pF+10Ω方案，输出功率为2700W。通过测试峰值效率可以达到98%，满载效率可以达到97%，满载和150%过载关断波形稳定。
图｜单相PSU PFC Boost Demo 测试板
图｜单相PSU PFC 输出效率曲线
图｜单相PSU PFC 满载关断波形
总结
为了进一步提升传统服务器电源效率，单相PSU Super Junction MOSFET需要替换成第三代SiC器件，通过对比，使用SiC Cascode JFET 比SiC MOSFET 更能降低系统开发成本和难度。但是SiC Cascode JFET 使用在PFC Boost 等硬开关拓扑中有关断振荡等不稳定风险，通过仿真，分析了SiC Cascode JFET关断振荡产生的原因和解决方案。当SiC Cascode JFET应用在硬开关拓扑，推荐使用RC吸收电路降低关断dv/dt来降低关断振荡风险。
THE END
关注“电子技术设计”加小编微信
