夜雨聆风01
[ 前言 ] .
每年的DVCon都是芯片验证圈的一场技术盛宴。今年美国圣何塞的大会上，来自全球各地的验证工程师们带来了59篇精彩的技术论文，涵盖了从AI辅助验证到形式化验证，从混合信号设计到安全验证的方方面面。本文整理了这些论文的核心内容，帮助你快速了解今年的技术热点。
需要这些论文的原文、PPT以及海报的话，可以通过该百度网盘链接下载。
百度网盘链接和提取码：
https://pan.baidu.com/s/1ou3EDKPxIMS_uP2fE4Vd0w?pwd=itdd 提取码: itdd
02
[ 正文 ] .
1. A Comprehensive Safety Verification Solution for SEooC Automotive SoC
针对汽车SEooC安全芯片缺乏系统化验证方案的问题，本文建立完整的功能安全验证流程，采用系统级验证结合安全分析技术，确保芯片符合汽车功能安全标准要求。
2. A Hybrid Verification Approach for Cache Coherent Systems: Functionality and Performance
面对缓存一致性系统验证复杂且耗时的挑战，本文提出兼顾功能正确性和性能表现的验证目标，采用混合形式化验证与仿真技术，显著提升验证效率并保证系统一致性。
3. A Large Language Model-Based Framework for Enhancing Integrated Regression
针对回归测试失败分析耗时且依赖经验的问题，本文构建LLM框架实现自动化回归测试分析，通过智能识别失败模式并推荐修复方案，显著提升了回归验证效率。
4. A Low-cost yet effective coverage model for fast functional coverage closure
针对传统覆盖率模型复杂且收敛慢的问题，本文设计精简高效的覆盖率指标，通过优化覆盖率模型减少冗余度量，帮助团队快速完成功能覆盖率达到验证目标。
5. A Novel AI-ML Regression Flow for SoC verification
面对SoC回归验证周期长效率低的现状，本文开发AI-ML驱动的回归验证流程加速测试，应用AI-ML预测和分类测试用例，实现更快速精准的SoC验证回归。
6. A Scalable Gray-Box Instance-Based Reachability Predictor for Automated DV Regression Scheduling
针对验证进度难以预测导致资源浪费的问题，本文构建灰盒可达性预测器预测验证进度，通过分析设计内部状态智能调度任务，优化验证资源配置提升效率。
7. A Survey of Predictor Implementation using High-Level Language Co-simulation
鉴于虚拟平台预测器实现缺乏统一方法，本文调研总结高级语言协同仿真预测技术，分析多种预测器实现方案，为虚拟平台开发提供全面的技术指南。
8. AFCML: Accelerating the Functional Coverage through Machine Learning within a UVM Framework
针对功能覆盖率收敛慢影响验证进度的问题，本文在UVM框架内集成机器学习加速收敛，自动学习测试模式生成高效激励，大幅提升功能覆盖率收敛速度。
9. AI – accelerating coverage closure using intelligent stimulus generation
针对手工编写激励难以达到高覆盖率的问题，本文利用AI技术智能生成测试激励，通过深度学习理解设计特征自动生成用例，快速达到覆盖率目标缩短验证周期。
10. Accelerating Device Sign-off through a Unified Environment for Design Verification, Silicon Validation, and ATE with PSS
针对芯片签核各阶段环境不统一效率低的问题，本文采用PSS标准构建统一验证环境打通DV到ATE流程，加速整个芯片签核流程缩短产品上市时间。
11. Accelerating Pre-Silicon Verification Coverage with Transaction Sequence Modeling
针对流片前验证覆盖率提升困难的问题，本文使用事务序列建模技术加速收敛，通过高层抽象描述验证场景，有效提升流片前验证效率和覆盖率。
12. Achieving Full Liveness Proofs via a Systematic Assume-Guarantee Approach and Iterative Helper Generation
面对复杂设计活性证明难以完整实现的挑战，本文采用系统化假设-保证方法实现完整证明，迭代生成辅助技术解决验证难题，成功实现全活性形式化证明。
13. Addressing Advanced Mixed-Signal Verification Scenarios by Developing a UVM Framework for Analog Models
针对混合信号验证场景复杂缺乏标准方法的问题，本文开发基于UVM的模拟模型验证框架，扩展UVM支持模拟模型集成，实现混合信号设计的标准化验证。
14. An Early Stage Coverage Measurement Methodology For Common Features Of System-On-Chip Verification, Using Design Metadata And Large Language Models
针对验证初期难以评估覆盖率风险的问题，本文结合设计元数据和LLM进行早期测量预测，提前发现覆盖盲点优化验证计划，降低验证后期风险。
15. An Effective Digital Logic Verification Methodology of High Speed Interface IP Using a Configurable AFE Behavioral and Channel Model
面对高速接口IP验证的信号完整性挑战，本文使用可配置AFE行为模型和信道模型验证数字逻辑，有效解决高速信号完整性验证难题确保接口功能正确。
16. Applications of Supply Tunneling in Unified Power Format 4.0 for Mixed Signal Design
针对混合信号设计电源网络管理复杂的问题，本文应用UPF4.0电源隧道技术优化设计，利用电源隧道连接隔离电源域，简化电源网络管理降低设计复杂度。
17. Automated Formal Verification of Area-Optimized Safety Registers in Automotive SoCs
针对汽车SoC安全寄存器验证耗时易错的问题，本文开发自动化形式化验证方法，自动检查面积优化的安全寄存器属性，确保功能安全合规性减少人工验证。
18. Automatic Test Pattern Generation Using Formal Verification and Fault Injection Methods
针对芯片制造测试模式生成覆盖率低的问题，本文结合形式化验证和故障注入技术自动生成测试模式，提升制造测试覆盖率保障芯片质量和可靠性。
19. Automating Datapath Verification and Bug Correction via Equality Saturation
针对数据通路验证和调试工作量大的问题，本文应用等价饱和技术自动化验证和修复，分析数据通路自动定位并修正错误，大幅减少人工调试工作量。
20. Automating Regression Triage in Design Verification Using AI-Based Random Forest Models
针对回归失败分类依赖人工经验效率低的问题，本文使用随机森林模型智能自动分类失败，快速定位问题根因，显著提升验证团队工作效率。
21. Breaking the Formal Verification Bottleneck: Faster and More Comprehensive Data Path Validation Using Model-Based Testing
针对形式化验证数据通路存在性能瓶颈的问题，本文采用基于模型的测试方法突破瓶颈，实现更快更全面的数据通路验证，提升形式化验证应用范围。
22. Bridging the Verification Gap in DSP Designs: A Case Study on LMS Adaptive Filter Verification
面对DSP算法与硬件实现存在验证鸿沟的问题，本文以LMS自适应滤波器为案例研究建立验证桥梁，提供DSP算法到硬件的验证方法论弥合鸿沟。
23. Catching the Elusive Voltage Spike with AnalogMixed-Signal SVAPSL Assertions
针对电压尖峰问题难以在验证中发现的问题，本文使用SVA和PSL断言监控电压变化捕捉尖峰，精准定位电源完整性问题确保芯片电源稳定性。
24. Continuous Integration in SoC Design: Challenges and Solutions
针对SoC设计流程缺乏持续集成支持的问题，本文分析CI在SoC设计中的挑战并提供解决方案，建立敏捷验证流程提升开发效率和团队协作。
25. Design scheme for Emulator-friendly Memory Verification IP to Accelerate Verification
针对内存验证在仿真器上运行效率低的问题，本文设计适配硬件仿真器的内存验证IP，优化接口时序适配仿真器特性，大幅提升硬件仿真验证速度。
26. Don't Go Changing: How to Code Immutable UVM Objects
针对UVM对象状态变化导致难以调试的问题，本文采用不可变设计模式编写UVM对象提升健壮性，减少意外副作用提升验证平台代码质量。
27. End-to-End Framework for Novel Datatype Arithmetic Verification
针对新型数据类型缺乏完整验证方法的问题，本文建立端到端验证框架支持自定义浮点定点数，确保新型数据类型算术运算正确性保障计算精度。
28. Enhancing SDC Verification in SoCs: Heatmap Visualization and Machine Learning Approaches for Optimal Coverage Closure
针对SDC时序约束验证复杂难以理解的问题，本文采用热力图可视化结合机器学习分析优化，快速发现并修复时序问题实现最优覆盖率闭合。
29. Expedite multi-die coherency verification through adaptive VIP subsystem integration
面对多芯片芯粒一致性验证复杂耗时的挑战，本文采用自适应VIP子系统集成方法加速验证，为Chiplet设计提供高效验证方案确保一致性正确。
30. Formal and Simulation Methods Unite to Rescue the Damsel in Distress—Unclassified Faults
针对难以分类的故障难以用单一方法解决的问题，本文结合形式化验证和仿真方法共同分析，为复杂故障分析提供新途径提升故障定位能力。
31. Functional Coverage Closure in SoC Interconnect Verification with Iterative Learning-based Approaches
针对SoC互连验证覆盖率难以收敛的问题，本文采用迭代学习方法持续优化测试策略，实现互连验证的功能覆盖率闭合确保互连功能完备验证。
32. Future Proofing Power Intent Specification through Unified Power Format 4.0 Refinements
针对电源意图规范需要适应未来发展的问题，本文解析UPF4.0新特性并形式化验证电源意图，确保低功耗设计正确性适应未来技术演进需求。
33. Guardians of the Chip: Mastering Next-Gen Security for SoCs and IPs
面对芯片安全威胁日益复杂严峻的现状，本文从架构到验证全方位建立安全防护体系，构建完整的芯片安全验证体系守护芯片安全。
34. Hierarchical Formal Verification and Progress Checking of Network-On-Chip
针对片上网络复杂难以完整形式化验证的问题，本文建立层次化验证方法和进度检查点，确保复杂NoC设计的功能正确性支持超大规模SoC验证。
35. Lessons Learned Using Formal for Functional Safety
鉴于功能安全中形式化验证应用经验少，本文分享实际项目中形式化验证的成功实践，总结功能安全形式化验证指导提供宝贵经验教训。
36. Leverage Real USB Devices for USB Host DUT verification
针对纯仿真难以覆盖USB真实交互场景的问题，本文搭建真实USB设备连接验证环境，使用真实设备验证待测芯片解决仿真环境局限性。
37. PSS and Protocol VIP: Like a Hand in a Glove
针对PSS与VIP集成存在技术难点的问题，本文展示PSS和VIP配合使用的最佳实践，实现两者无缝集成简化复杂协议验证提升效率。
38. Performance verification for AI Heterogenous Multicore Systems using Portable Stimulus
面对AI异构多核系统性能验证复杂的挑战，本文利用PSS建立灵活性能分析框架验证性能指标，确保AI芯片满足性能要求支持AI应用。
39. Reaching 100% Functional Coverage Using Machine Learning: A Journey of Innovation
针对传统方法难以达到100%功能覆盖率的问题，本文利用机器学习学习测试模式优化激励生成，成功达到100%覆盖率提升验证完备性。
40. Real-time Synchronization of C model with UVM Testbench
针对C参考模型与UVM平台难以同步的问题，本文建立实时同步机制确保状态一致，实现C模型与UVM验证平台实时同步确保软硬件协同验证一致性。
41. Refinable Macros and Terminal Boundaries in UPF 4.0: Empowering Soft IP Integration
针对软IP电源意图集成缺乏灵活机制的问题，本文应用UPF4.0可精炼宏和终端边界功能，为软IP电源意图集成提供灵活机制简化集成流程。
42. Register Access by Intent: Towards Generative RAL Based Algorithms
针对寄存器验证手工编码工作量大的问题，本文开发基于意图的生成式RAL算法框架，自动生成寄存器测试减少手工编码提升验证效率。
43. Reset Sweep Verification for Elimination of Reset Domain Crossing Blind Spots
针对跨复位域问题难以全面发现的问题，本文采用复位扫描验证方法系统性地检查所有场景，消除跨复位域盲点确保芯片复位行为完全正确。
44. Reuse of System-level Circuit Models in Mixed-Signal Verification
针对混合信号验证模型开发成本高的问题，本文建立模型复用流程在混合信号验证中复用系统级模型，提升验证效率并保证一致性降低开发成本。
45. Robust Verification of Clock Tree Network using Clock Monitor Integrated by ACRMG
针对时钟树网络验证复杂容易出错的问题，本文集成时钟监控器和ACRMG方法实现鲁棒性验证，确保时钟系统可靠性保障芯片时序正确。
46. Saarthi: The First AI Formal Verification Engineer
针对形式化验证依赖专家经验门槛高的问题，本文开发AI形式化验证工程师系统自动分析RTL生成断言，开启智能形式化验证新时代降低门槛。
47. Sequencer Containers - A Unified and Simple Technique to Execute Both UVM Sequence and Software Tests
针对UVM序列和软件测试执行环境分离的问题，本文提出序列器容器技术统一执行两者，简化复杂SoC验证环境搭建提升验证效率。
48. Sleipnir: Bringing constraints and randomization to software defined data types
针对软件验证缺乏硬件验证约束随机能力的问题，本文开发Sleipnir框架将约束随机引入软件定义数据类型，为软件验证带来硬件验证强大能力。
49. Static Structural Analysis and Formal Verification of SoC with Software Safety Mechanisms for Functional Safety
针对软件安全机制验证缺乏系统方法的问题，本文静态结构分析结合形式化验证SoC软件安全机制，满足功能安全标准要求保障系统安全。
50. Stimulus Diversification and Coverage Closure of 3D NAND Flash with Array Pattern and Algorithm Optimization
针对3D NAND闪存验证场景复杂多样的问题，本文采用阵列模式多样化激励和算法优化，实现3D NAND的全面覆盖验证确保闪存功能正确。
51. Technical Documents Version Management System Based on Large Language Models
针对技术文档版本管理混乱效率低的问题，本文基于大语言模型建立智能文档版本管理系统，自动追踪变更提升团队协作效率和文档质量。
52. Test bench Framework for Fully Automated Register Tests of Numerous IPs
针对多IP寄存器验证重复工作量大的问题，本文构建自动化寄存器测试框架实现全自动测试，显著提升寄存器验证生产力支持大规模IP验证。
53. Time-Travel Debugging for High-Level Synthesis Code
针对HLS代码调试困难定位问题慢的问题，本文开发时间旅行调试工具记录执行历史支持回溯，快速定位HLS代码问题提升高层次综合开发效率。
54. Towards Automated Verification IP Instantiation via LLMs
针对验证IP配置繁琐容易出错的问题，本文利用大语言模型自动生成验证IP配置，理解配置需求减少手动配置提升验证生产力。
55. Traversing the Abyss: Formal Exploration of Intricate State Space
面对超大规模设计状态空间难以理解的问题，本文采用形式化分析方法遍历状态空间，为理解大规模设计行为提供强大工具支持复杂系统分析。
56. User Programmable Targeted UVM Debug Verbosity Escalation
针对UVM调试信息过多难以定位问题的问题，本文实现用户可编程的详细级别控制，精准定位特定模块调试信息提升调试效率。
57. VerifLLMBench: An Open-Source Benchmark for Testbenches Generated with Large Language Models
针对缺乏评估LLM生成验证平台标准的问题，本文开发开源基准测试集VerifLLMBench，提供标准化评估工具促进LLM在验证领域的研究应用。
58. What Just Happened Behavioral Coverage Tracking in PSS
针对PSS测试执行过程覆盖情况不透明的问题，本文在PSS框架中实现行为覆盖追踪，帮助理解测试执行覆盖情况优化测试策略。
59. What's New in IEEE 1801 and Why
鉴于工程师不了解IEEE 1801标准更新，本文全面解读IEEE 1801标准最新更新介绍UPF新特性，帮助工程师掌握最新低功耗标准应用于实际设计。
03
[ 写在最后 ] .
翻看这59篇论文，一个明显的感受是：AI正在深刻改变芯片验证的工作方式。从大语言模型辅助验证到机器学习加速覆盖率收敛，从自动化测试生成到智能回归分类，AI技术的应用已经不再是概念验证，而是真正落地到了工程师的日常工作中。与此同时，随着芯片复杂度不断提升，形式化验证、混合信号验证、多芯片互联验证等传统难题也在持续演进。对于验证工程师来说，保持学习、拥抱新技术，才能在这个快速变化的领域站稳脚跟。希望这份整理的导读能帮你快速了解今年DVCon的精华内容，找到自己感兴趣的方向深入探索。
